Cray-1S
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/04/11 07:59 UTC 版)
次のモデルCray-1S（1979年）は、クロック周波数が若干上がって12.0nsとなり、メインメモリは100万/200万/400万ワードである。主記憶の大容量化は、25nsのアクセス時間で動作する4096ビットのバイポーラRAM集積回路によって実現できた。データゼネラルのマシンは独自の16ビットマシン（80MIPS）に置き換えられた。I/Oシステムはメインのマシンとは分離され、6MB/sの制御チャネルと100MB/sの高速データ転送チャネルで接続された。この分離によって1Sの外観はCray-1Aをふたつに分けて少し離したように見えた。これによりI/Oシステムは必要に応じて拡張できるようになった。システムはいくつかの構成から選ぶことができた。S/500はI/O無しで0.5Mワードメモリであり、S/4400は4Mワードメモリで4台のI/Oプロセッサを持つ。
※この「Cray-1S」の解説は、「Cray-1」の解説の一部です。
「Cray-1S」を含む「Cray-1」の記事については、「Cray-1」の概要を参照ください。
ウィキペディア小見出し辞書の「Cray-1S」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- Cray-1Sのページへのリンク
