EA773 Turma S
Autor: Pedro Henrique Pinheiro Linhares
RA: 175807
Data: 15/05/2025
Introdução - Display de 7 Segmentos
❏ Escopo
❏ Projeto de circuito combinacional de um display de 7 segmentos de 4 bits, onde os
segmentos acendem com 0 e apagam com 1.
❏ Especificação de Alto Nível
❏ Entrada
E = {X}, onde X = (x[3], x[2], x[1] e x[0])
❏ Saída
Z = {Q}, onde Q = {q[i]), i = 0, 1, …, 6.
❏ Função
z = {0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F}
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 2
Tabela Verdade - Display de 7 Segmentos
❏ Entrada
- A, B, C, D ∈ {0,1}
❏ Saída
- Si ∈ {0, 1}, i = 0, 1, …, 6;
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 3
Mapas de Karnaugh - Display de 7 Segmentos
❏ Soma de Produtos
S0 S1 S2 S3 S4
S5 S6
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 4
Mapas de Karnaugh - Display de 7 Segmentos
❏ Produto de Somas
S0 S1 S2 S3
S4 S5 S6
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 5
Esquemático do Circuito - Display de 7 Segmentos
❏ Escolha entre SOP e POS
Para a construção do circuito eu escolhi o padrão de soma de produtos, pois para todos os
segmentos o número de componentes em SOP é menor que em POS.
S0: 8X11, S1: 8X9, S2: 7X8, S3: 9X10, S4: 7X8, S5: 8X9 e S6: 8X10.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 6
Esquemático do Circuito - Display de 7 Segmentos(0-3)
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 7
Esquemático do Circuito - Display de 7 Segmentos(4-7)
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 8
Esquemático do Circuito - Display de 7 Segmentos(Completo)
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 9
Introdução - Bus Tristate
❏ Escopo
❏ Projeto de circuito combinacional de um bus tristate.
❏ Especificação de Alto Nível
❏ Entrada
E = {in, e}, onde in = (in[3], in[2], in[1] e in[0]) e e ∊ {0,1}
❏ Saída
Z = {out}, onde Q = (out[3], out[2], out[1] e out[0])
❏ Função
alta impedância, se e = 0
z=
in, se e = 1
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 10
Esquemático do Circuito - Bus Tristate
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 11
Simulação Funcional - Bus Tristate
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 12
Introdução - ULA Estendida
❏ Escopo
❏ Projeto de circuito combinacional de uma ULA estendida
❏ Especificação de Alto Nível
❏ Entrada
E = {R0W1, d, LDA, LDB, LDAC, LDFL, CLRA, CLRB, CLRAC, CLRFL, GA, GB, GAC,
GFL}, onde d = (d[3], d[2], d[1] e d[0])
❏ Saída
Z = {ACM, FLAGS, DISPi}, onde ACM = (ACM[3], ACM[2], ACM[1] e ACM[0]), FLAGS =
(FLAGS[3], FLAGS[2], FLAGS[1] e FLAGS[0]), DISPi = (DISPi[3], DISPi[2], DISPi[1] e DISPi[0]) e i =
0,1,2,3
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 13
Introdução - ULA Estendida
❏ Função
Load A, se R0W1 = 1, LDA = 1 e GA = 1
Load B, se R0W1 = 1, LDB = 1 e GB = 1
z= Load AC, se R0W1 = 1, LDAC = 1, GAC = 1
Load FL, se R0W1 = 1, LDFL = 1, GFL = 1
Reload AC em A e/ou B, se R0W1 = 0, LDX = 1, GX = 1, onde X é A ou B
Reload carry de FL, se R0W1 = 0
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 14
Esquemático do Circuito - ULA Estendida
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 15
Simulação Funcional - ULA Estendida - Soma CC
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 16
Simulação Funcional - ULA Estendida - Subtração por Zero
Gera Carry pela definição de
subtração:
0100
+1111
0001
0100
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 17
Simulação Funcional - ULA Estendida - Comparação A > B
Gera carry out da mesma
forma que a subtração por
zero.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 18
Simulação Funcional - ULA Estendida - Comparação A = B
Gera carry out e ativa a
flag Z. Como está
demonstrado, posso ver
que de fato quando o
valor de A ≥ B o carry out
sempre será 1.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 19
Simulação Funcional - ULA Estendida - Comparação A < B
Não gera carry out, pois A < B,
mas ativa a flag N. Desta
forma, posso usar as flags
para informar a comparação
entre os números, pois
quando A < B a subtração
nunca ativará a flag carry out.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 20
Simulação Funcional - ULA Estendida - Divisão sem Resto
Uma divisão é uma
subtração recursiva
de um dividendo por
um divisor. Neste
caso, estou fazendo
4/2, o que é uma
subtração recursiva
de um número A ≥ B
até ativar as flags C e
Z simultaneamente.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 21
Simulação Funcional - ULA Estendida - Divisão com Resto
Para a divisão com
resto eu tenho a
divisão chegando
em um momento
em que A < B, desta
forma, quando C = 0
e N = 1 eu tenho o
fim da divisão com
o resto no
acumulador.
EA773 - Laboratório de Circuitos Lógicos FEEC - Unicamp 22
