0% acharam este documento útil (0 voto)
13 visualizações75 páginas

LEP Guia Exps

Enviado por

vitoriajamille
Direitos autorais
© © All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato PDF, TXT ou leia on-line no Scribd
0% acharam este documento útil (0 voto)
13 visualizações75 páginas

LEP Guia Exps

Enviado por

vitoriajamille
Direitos autorais
© © All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato PDF, TXT ou leia on-line no Scribd

UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG

CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI


DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guias para Execução das Atividades Laboratoriais

Período ______.__
Professores: Montiê Alves Vitorino

Aluno(a): ___________________________________________, Mat.______________,


Campina Grande, _____/ _____/ _____.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 0
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 1
Introdução ao LTspice - Estudo de Caso com Conversores
CA/CC não Controlados

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 1
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1. Introdução

O LTspice é um software de simulação de circuitos eletrônicos analógicos baseado na


linguagem SPICE, produzido pelo fabricante de semicondutores Analog Device (originalmente
da Linear Technology, daí vem a sigla “LT”). É o software SPICE mais amplamente distribuído e
usado na indústria. Embora seja gratuito, o LTspice não é restrito para limitar suas capacidades
(sem limites de número de nós, sem limites de componentes, sem limites de subcircuitos). O
LTspice é incrivelmente fácil de se aprender e pode ser usado para simular a maioria dos
componentes analógicos da Analog Device, bem como componentes discretos e passivos. É
excepcionalmente bom para simular fontes de alimentação comutadas (conversores CC/CC).
Modelos de outros fabricantes também podem ser importados.
O presente guia tem como foco o aprendizado da ferramenta de simulação gratuita LTspice
XVII, a qual oferece diversos modelos de simulação para componentes como IGBTs,
transformadores, moduladores em largura de pulso, conversores A/D e D/A, entre outros. De
fato, espera-se que, ao final deste experimento, os alunos sejam capazes de criar, simular e
analisar circuitos e aplicações de Eletrônica de Potência, requisito este que será cobrado ao
longo desta disciplina. Dentre os diferentes tipos de análises disponíveis na ferramenta LTspice,
este guia abordará a análise transiente, isto é, a avaliação do comportamento das tensões e
correntes de um circuito em relação ao tempo.

2. Instalação do LTspice

Para fazer o download do LTspice XVII, vá para a página online da Analog Device no link
[Link]
e clique em um dos ícones na seção “Download LTspice”. Você pode se registrar para receber
notificações de atualizações ou apenas baixar o pacote de qualquer maneira. Se você não se
registrar, ainda poderá atualizar o pacote com a frequência que desejar.
Recomendo que você baixe o LTspice XVII e não o LTspice IV. O LTspice IV não é mais
atualizado.
Para a instalação, siga os passos abaixo:
1. Baixe o arquivo [Link] para um diretório de sua escolha.
2. Execute o arquivo [Link], aceite o contrato de licença e instale o LTspice.
3. Após instalação concluída, o LTspice deve iniciar automaticamente e irá colocar um
ícone em sua área de trabalho. Essa primeira inicialização levará um certo tempo.
4. Uma vez no LTspice, clique em “Tools -> Sync Release” (Ferramentas-> Liberar
Sincronização) para garantir que você tenha as atualizações mais recentes. Vale a pena

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 2
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
repetir esta etapa sempre que usar o LTspice para garantir que os modelos mais
recentes estejam carregados.

2. Utilização do LTspice

Para começar, vamos projetar um retificador de meia onda não controlado com isolação
galvânica, alimentado com rede de 220Vrms@60Hz, diodo 1SR154-400, transformador com
relação de espiras de 10:1 e com carga de 12 .

1 – Abra o software com um clique duplo no ícone LTspice XVII da área de trabalho, o que irá
abrir a página mostrada na Figura 1.

FIGURA 1

2 – Crie um novo esquemático em “File -> New Schematic”, ou Ctrl+N ou clicando no ícone
assinalado na Figura 2. Em seguida, salve o seu esquemático em “File -> Save As”, especifique o
nome do arquivo como Exp01_ret.asc e escolha a pasta na qual você guardará todos os dados
referentes a esse experimento. Nos computadores do Laboratório LEP, essa pasta deve estar
localizada no diretório de DADOS, como, por exemplo, o disco d:\.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 3
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Habilite a grade de pontos com Ctrl+G

FIGURA 2

 Na primeira vez após a instalação do LTspice, a cor de fundo do esquemático do circuito


de simulador será cinza por definição. Caso você deseje alterar esta cor, na barra de
menu, clique em “Tools -> Control Panel” (ou no ícone da barra), em seguida clique
na aba “ Waveforms”, selecione o botão “Color Scheme[*]”. Clique na aba
“ Schematic”. Ao lado de “Selected Item:” escolha “Background”. Você pode então
mover os controles deslizantes “Red”, “Green” e “Blue” para escolher uma cor de sua
escolha. Esta sequência também é mostrada na Figura 3. A cor de fundo branca é de
melhor visualização e é escolhida atribuindo 255 para os três controles “Red”, “Green” e
“Blue” no ‘Passo 6’ da Figura 3.
2 4

1
1 3

5 7

1’
6 {
FIGURA 3

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 4
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
3 – Após criar um novo esquemático, os ícones para inserção e manipulação de componentes
serão habilitados. A descrição e atalho para cada um desses botões é mostrada na Figura 4.

FIGURA 4

 Vale salientar que o comando Ctrl+Z não desfaz; em vez disso, Ctrl+Z e Ctrl+B
são usados para aumentar e diminuir o zoom, respectivamente. Pressionar espaço
para “ajuste do zoom", que dimensiona sua área de visualização com todo o circuito.
 Para desfazer qualquer ação realizada, use <F9> ou clique no ícone .
 Para deletar/excluir qualquer elemento no circuito, primeiramente pressione <F5> ou
clique no ícone , em seguida clique no elemento do circuito que você deseja deletar.
 Use <ESC> para cancelar qualquer comando ou ação selecionada.

4 – Agora que temos um esquemático em branco criado, podemos começar a inserir os


componentes necessários para a simulação. O primeiro componente a ser inserido será a fonte
de tensão principal. Pressione <F2> ou clique no ícone para acessar o menu de
componentes, onde você encontrará todos os componentes, elementos, bibliotecas e exemplos
existentes no LTspice. Verifique a captura de tela mostrada na Figura 5 para seguir a sequência
de passos mostrada e ver a janela “pop-up” para selecionar a fonte de tensão “voltage”. Após
clicar em OK, posicione a fonte de tensão V1 no seus esquemático.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 5
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – ou <F2>

2 – digite “voltage”

3 – selecione

FIGURA 5

5 – Note que a fonte de tensão inserida não possui nenhum atributo. Para definir qual tipo de
fonte você deseja, é necessário clicar com o botão direito do mouse sobre o símbolo da fonte
para modificar os atributos desta. Para tornar esta fonte com características senoidais, siga a
sequência ilustrada na Figura 6. A função “SINE” possui três parâmetros principais que devemos
configurar. Para este experimento, serão utilizados os seguintes valores:
DC offset[V] = 0 – Nível CC na tensão;
Amplitude[V] = 311.13 – Amplitude da tensão da fonte (220V RMS);
Freq[Hz] = 60 – Frequência de operação.

 Não se deve usar vírgula “ , ” e sim o ponto “ . ” para as casas decimais;


 Não é necessário informar as unidades, pois elas já são assumidas, ou seja, 311.13 é
entendido como 311.13V se inserida para tensão, e 60 será entendido 60Hz se inserida
para frequência;
 Os prefixos não diferenciam maiúsculas de minúsculas, ou seja, m = M ou K = k;
 Para especificar a ordem de grandeza, use os seguintes símbolos:
o f = F = femto = 10-15 o K = k = quilo = 103
o p = P = pico = 10-12 o MEG = meg = mega = 106
o n = N = nano = 10-9 o G = g = giga = 109
o u = U = micro = 10-6 o T = t = tera = 1012
o m = M = mili = 10-3
 Importante: Use MEG para especificar 106, não use M. O M é usado para 10-3. Não use
F para a unidade Faraday, pois F é usado como a ordem de grandeza femto.
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 6
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Clique: botão direito


do mouse
3

4 {
5

2 – “Advanced”

FIGURA 6

 Clique com o botão direito do mouse sobre o símbolo de qualquer componente ou


elemento do circuito para modificar os seus atributos.

6 – O segundo componente a ser inserido é o transformador. O LTspice não possui


transformador nas suas bibliotecas. Para inserir um transformador com o número de bobinas
desejado, é necessário adicionar indutores e acopla-los magneticamente. Para o nosso caso,
adicione dois indutores pressionando a tecla L ou clicando no ícone , como mostram as
sequências 1 e 2 da Figura 7. Cada indutor representará a bobina do primário e do secundário
do transformador cujos valores representam as indutâncias próprias destas bobinas. Os valores
das indutâncias do transformador também definem a relação entre as espiras dos
enrolamentos primário e secundário, cuja relação é dada por:

𝑁1 𝐿
= √𝐿1 (1)
𝑁2 2

Na Eq. (1), assumindo uma relação de espiras de 10:1, e considerando que o valor de L1 =
10mH, temos que L2 = 0.1mH. Para alterar o valor das indutâncias dos enrolamentos que
formarão o transformador, siga os passos mostrados na Figura 7 e repita os passos 3 a 6 para o
indutor L2. Note que ainda não temos um transformador de fato.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 7
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – ou L

6 3 – Clique: botão direito

5 – valor da 2 – insira dois


indutância 4 – mostrar indutoras lado a lado
‘polaridade’ do
indutor

FIGURA 7

7 – Para termos um transformador, é necessário acoplar magneticamente os indutores L1 e L2.


Em um transformador, as bobinas compartilham um fluxo magnético comum e são ditas
mutuamente acopladas. Em circuitos mutuamente acoplados, uma corrente variável em um
enrolamento produz uma tensão induzida, caracterizada por uma indutância mútua, no outro
enrolamento. A indutância mútua é definida como sendo 𝑀 = 𝑘 √𝐿1 𝐿2 , onde K é o coeficiente
de acoplamento mútuo, e varia entre 0 ≤ 𝑘 ≤ 1. Para que as indutâncias L1 e L2 estejam
acopladas no circuito, é necessário inserir uma “SPICE Directive” clicando no ícone e
seguindo os passos apresentados na Figura 8. O comando a ser inserido consiste de:
K L1 L2 1

Valor do coeficiente de acoplamento mútuo 𝑘


Legenda do segundo indutor a ser acoplado
Legenda do primeiro indutor a ser acoplado
Instrução para acoplar indutâncias

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 8
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

2 – coeficiente de 3 1
acoplamento
mútuo entre
L1 e L2

4 – Posicione a
“SPICE Directive” gerada

FIGURA 8

8 – Para uma melhor visualização e posicionamento, o elemento pode ser movido, girado ou
refletido no esquemático do circuito. Para fazer essas ações, primeiro pressione <F7> ou clique
no ícone , em seguida clique no elemento desejado. Isso habilitará a possibilidade de mover,
girar ou refletir este componente. Como exemplo, realize os passos mostrados na Figura 9 para
L1 sempre que achar necessário a qualquer outro elemento ou componente do circuito.

Habilitará as funções de
1 – ou <F7> Girar (Ctrl+R) e
Refletir (Ctrl+E) o
elemento selecionado

3 – mover, girar ou refletir o


elemento da forma que desejar
2 – Clique no elemento desejado

Ctrl+R Ctrl+R Ctrl+E

FIGURA 9

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 9
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
9 – Próxima etapa é inserir os demais componentes que comporão o circuito. Insira três
resistores pressionando R ou clicando no ícone . Insira um diodo pressionando D ou clicando
em . Ao selecionar um componente para ser inserção, este pode ser girado (Ctrl+R) ou
refletido (Ctrl+E) antes de ser posicionado no esquemático. Distribua esses componentes e os
oriente da forma que é disposta na Figura 11. O resistor R1 será a resistência série do primário
do transformador, R2 será a carga conectada à saída do retificador e o resistor R3 é necessário
para criar uma referência entre o primário e secundário, que será explicado mais à frente. Os
resistores e o diodo, assim como todos os outros componentes, podem também ser
encontrados pressionando <F2> ou clicando no ícone , seguindo-se o mesmo procedimento
mostrado na Figura 5.
10 – Devemos, em seguida, definir os valores das resistências e o modelo do diodo segundo os
requisitos do presente experimento. Para cada componente, siga os passos mostrados na
Figura 6 para abrir o “pop-up” que configura os atributos deste componente. Clique com o
botão direito sobre cada resistor e atribua o valor das resistências apresentadas na Figura 10,
ou seja, R1 = 0.1 , R2 = 12 e R3 = 100 M (mega). O diodo pré-definido pelo LTspice não
possui limite de corrente nem de tensão reversa de ruptura. Selecionaremos o diodo real de
modelo 1SR154-400 do fabricante “ROHM Semiconductor”, com corrente de anodo média de 1
A e 500 V de tensão de ruptura, clicando com o botão direito do mouse sobre D1 e seguindo as
etapas 1, 2 e 3 mostradas na Figura 10.

3 – Confirme
1 – Clique para escolher 2 – Selecione 1SR154-400
modelo do diodo

FIGURA 10

11 – Para completar a lista de componentes necessários para este experimento, devemos


definir um terra (referência) para o circuito. Para isto, basta pressionar a tecla G ou clicar no
ícone Ground na barra de ferramentas. Colocaremos o terra no circuito, bem como os
outros componentes, conforme ilustrado na mesma Figura 11. OBS.: O LTspice não executará a
simulação se não houver pelo menos UM terra no esquemático.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 10
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – ou G

2 – Insira no mínimo
um terra ao circuito

FIGURA 11

12 – Podemos, finalmente, começar a interligar os componentes do circuito com condutores.


Este procedimento é ilustrado na Figura 12, pressionando <F3> ou clicando no ícone . Assim,
o circuito final estará concluído. OBS.: Deve-se SEMPRE interligar o primário e o secundário do
transformador com uma resistência elevada (neste caso, R3), para que haja isolação galvânica
virtual, e para questões de simulação e exigência do software.

1 – ou <F3>

2 – Insira os condutores e
nós ao circuito conectando
os elementos

FIGURA 12

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 11
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
13 – Antes de simularmos o circuito montado, será importante nomear as redes/condutores
para uma melhor visualização dos resultados. Para isso, pressione <F4> ou clicando no ícone
, isso fará com que um “pop-up” seja aberto. Para nomear a rede/condutor que interliga a
fonte V1 com o resistor R1, siga os passos mostrados na Figura 13 e atribua o nome ‘in’ para
este condutor.

4 – clique sobre a rede/nó 1 – ou <F4>


desejada

3 – Confirme
2 – nome atribuído à rede/nó

FIGURA 13

14 – Siga o mesmo procedimento mostrado na Figura 13 para nomear outros quatro


condutores no circuito. Cada “pop-up” que abrirá após pressionar <F4> (ou clicar no ícone
da barra) deve ser editado como mostrado na Figura 14, e, após confirmar “OK” para cada um,
o seu respectivo condutor é indicado com a seta verde, os quais corresponderão aos
condutores ligados aos terminais do primário do transformado ‘p’, terminais ‘s1’ e ‘s2’ do
secundário do transformador e o terminal positivo da saída da carga ‘out’.

FIGURA 14

OBS.: As etapas 13 e 14 de nomeação dos conectores/redes não são obrigatoriamente


necessárias para iniciar a etapa de simulação do circuito. Elas serão úteis para facilitar a análise
dos resultados simulados.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 12
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
15 – Com o circuito definido, podemos realizar uma simulação para analisar o comportamento
transiente do mesmo. O primeiro passo é criar uma nova diretiva com as condições da
simulação seguindo os passos mostrados na Figura 15. Para definir essas condições de
simulação, clique na aba Simulate -> Edit Simulation Cmd e, no ‘pop-up’ que abrir, insira 100ms
na caixa “Stop time”. O circuito está pronto para ser simulado e seu esquemático final pode ser
visto na Figura 16.

3 – Período de duração da simulação


2

5 – Posicione a “SPICE Directive” gerada

FIGURA 15

FIGURA 16

16 – Para executar a simulação, clique no ícone “Run” . A tela do LTspice se dividirá em duas
janelas, como mostrado na Figura 17. A nova janela que aparecerá servirá para fazer análise das
formas de onda das variáveis elétricas presentes no circuito.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 13
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Rodar Simulação

Janela/Aba da
simulação

Janela/Aba do
esquemático

FIGURA 17

17 – Após simular o circuito, devemos definir quais parâmetros iremos analisar. Primeiramente
vamos analisar as tensões de entrada e de saída do circuito e a corrente da carga. Para isto,
devemos inserir as pontas de prova do voltímetro e do amperímetro para visualizar as formas
de onda das variáveis desejadas. Com a simulação executada em , na janela do esquemático,
ao passar o mouse sobre qualquer condutor/rede do circuito, a ponta de prova vermelha da
tensão, mostrada na Figura 18, irá aparecer. Se clicar no condutor, será mostrado no simulador
a tensão deste condutor referenciada ao terra (GND) do circuito. Para media uma diferencia de
potência em relação a um referencial arbitrário, você deve clicar no condutor, manter o botão
do mouse pressionado, arrastar até o outro condutor desejado, onde irá aparecer a ponta de
prova preta da tensão mostrada na Figura 18, e depois soltar o botão.

FIGURA 18 FIGURA 19

18 – Para medição de corrente, basta passar o mouse sobre o componente que o símbolo do
amperímetro mostrado na Figura 19 aparecerá. Ao clicar neste componente, a corrente
mostrada no simulador irá aparecer com a polaridade referente ao sentido da corrente indicada
com a seta do amperímetro. Outra forma de mediar a corrente de um condutor é manter
pressionado ALT e passar o mouse sobre o condutor desejado, depois clicar sobre este. O
mesmo símbolo do amperímetro irá aparecer. Caso passe o mouse sobre um componente com
o ALT pressionado, o símbolo de um termômetro irá aparecer que simboliza a medição de
potência naquele componente.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 14
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

19 – Este procedimento de medição das três variáveis desejadas está indicado na Figura 20.

1 – Selecione a janela
do esquemático
Eixo do tempo

Eixo das tensões Eixo das correntes

2 – Clique e arraste... 4 – Clique sobre R2


... até aqui 3 – Clique e arraste...
... até aqui

FIGURA 20

20 – Os resultados obtidos para as formas de onda medidas serão mostrados na janela/aba de


simulação cujo arquivo terá o mesmo nome dado ao esquemático, mas com extensão .raw, ou
seja, no nosso caso, Exp01_ret.raw, conforme ilustrado na Figura 20. As variáveis de tensão têm
o eixo da esquerda como coordenadas, já as correntes terão suas coordenadas no eixo da
direita. O eixo vertical se referencial ao tempo. OBS.: Sempre observe a unidade apresentada
nos eixos para aferir corretamente o valor medido das variáveis desejadas.
21 – Para reduzir a oscilação da forma de onda de saída, podemos adicionar um capacitor (C1)
em paralelo com a carga. Siga os passos ilustrados na Figura 21 para inserir o capacitor C1 e
alterar seus atributos. É necessário definir o valor da resistência série equivalente do capacitor
em 0,02, indicado no passo 5. Já o cálculo do valor do capacitor pode ser realizado através da
Eq. (2), onde 𝑓 é a frequência do sinal em Hz, ∆𝑉𝑜 é a ondulação desejada na tensão e 𝐼𝑜 é a
corrente média da carga. Considere para este experimento ∆𝑉𝑜 = 0,1𝑉𝑜, onde 𝑉𝑜 é o valor
médio da tensão de saída. A tensão de saída V(out,s2) apresentará um comportamento
semelhante ao ilustrado na Figura 22. Calcule o valor de C1 (em uF) usando a Eq. (2). Para fazer
a medição do ∆𝑉𝑜 , siga os próximos passos mostrados nos itens 22 e 23.
𝐼 𝑉0 ⁄𝑅2 1
∆𝑉𝑜 = 𝑓.𝐶0 = 0,1𝑉𝑜 = → 𝐶1 = 0,1𝑓𝑅 (2)
1 𝑓.𝐶1 2

C1 = 13,89mF , para ∆𝑉𝑜 = 0,1𝑉𝑜, 𝑓 = 60Hz e R2 = 12


∆𝑉𝑜 = _______
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 15
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

A – Run 1 – ou C
2 – posicione e insira os
4 – valor da capacitância condutores com <F3>
6

C – V(out,s2)
B – V(s1,s2)

3 – Clique: botão direito


5 – valor da resistência série
equivalente do capacitor

FIGURA 21

∆𝑉𝑜

FIGURA 22

22 – Para realizar a medição, siga os passos A, B e C presentes na Figura 21. Faça a medição de
tensão entre os terminas s1 e s2 do passo B e outra entre os terminais out e s2 do passo C, que
correspondem às tensões no secundário do transformador e sobre a carga, respectivamente.
Depois, para uma maior precisão na aferição dos valores, é interessante aplicar um zoom no
gráfico a ser medido. Para os resultados apresentados na janela/aba do simulador, os passos
necessários para realização deste zoom encontram-se na Figura 23. Para desfazer o zoom,
clique em .

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 16
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
2

1 – Selecione a aba ... até aqui


do simulador

3 – Clique e arraste...

FIGURA 23

23 – Para realizar a medição da oscilação desejada, faz-se necessário seguir os passos


apresentados na Figura 24. Existem dois cursores que podem ser posicionados sobre as curvas
no simulador. Primeiramente, deve-se clicar no nome das variáveis que se deseja posicionar o
cursor sobre suas formas de onda. No nosso caso, os dois cursores estarão sobre a curva de
V(out,s2), logo, clique duas vezes sobre o seu nome (passo 1).

1 – Clique duas vezes

3 – Arraste o Cursor 2
para este ponto

Diff Vert
Valores:
Cursor 1
2 – Arraste o Cursor 1 Cursor 2 ∆𝑉𝑜
para este ponto Diff Horz
Diff = Cursor 2-Cursor 1 {
FIGURA 24

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 17
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Depois, ajusta quais pontos da curva deseja-se medir (passos 2 e 3). Os resultados medidos
para o Cursor 1 e Cursor 2 são mostrados no “pop-up” que aparecer. Onde os valores da
primeira coluna correspondem ao valor mostrado no eixo horizontal (Horz) e os valores da
segunda coluna representam os valores do eixo vertical (Vert) do gráfico. A variável Diff
representa a diferença entre os valores do Cursor 2 e Cursor 1 (Diff = Cursor 2 – Cursor 1), tanto
para os valores do eixo horizontal quanto vertical.

3. Teste seu conhecimento

Utilizando a ferramenta LTspice, simule e analise o funcionamento do circuito do retificador


monofásico não controlado de onda completa ilustrado na Figura 25. Adicione uma terceira
indutância L3 e acople magneticamente L1, L2 e L3 para implementar um transformador com
uma bobina no primário (L1) e duas bobinas no secundário (L2 e L3). Considere uma relação de
[Link] entre as tensões do primário e um dos secundários de transformador (com L2 = L3), e
uma oscilação na tensão de saída igual a 5% para o cálculo do capacitor, considere a indutância
do primário do transformador de L1 = 20mH. Anote os valores calculados e medido.
L2 = L3 = ________
C1 = ________
∆𝑉𝑜 = _______

𝑉𝑜

FIGURA 25

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 18
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 2
Conversores CA/CC Controlados – Retificadores
Monofásicos de Meia Onda

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 19
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Os conversores CA/CC, também conhecidos como retificadores, são circuitos que realizam o
processo de conversão de uma tensão/corrente alternada em uma tensão/corrente contínua.
Basicamente, estes circuitos podem ser classificados em dois tipos: os retificadores não-
controlados, os quais utilizam apenas diodos como elementos de retificação (conforme visto no
primeiro experimento); e os retificadores controlados, circuitos estes que substituem os diodos
por elementos que permitem o controle do período de condução (ex: Tiristores ou SCRs).

Neste guia iremos abordar o princípio de funcionamento dos retificadores controlados de meia
onda, analisando com a ajuda de formas de onda a operação destes conversores sobre
diferentes situações de carga. De fato, espera-se que ao final deste experimento o aluno seja
capaz de entender não apenas o funcionamento destes conversores, mas também a que
condições de tensão e corrente seus componentes são submetidos para cada configuração de
conversor. Esta análise é uma etapa crucial para o dimensionamento dos componentes durante
o projeto de um conversor.

É importante ressaltar que os circuitos que realizam o disparo dos tiristores não são alvo deste
guia.

Antes de iniciarmos, abra LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático em “File -> Save As”,
especifique o nome do arquivo como Exp02_meia.asc e escolha a pasta na qual você guardará
todos os dados referentes a esse experimento.

2 – Adição da Biblioteca do SCR (Tiristor)


O LTspice possui o símbolo do SCR (tiristor), que pode ser encontrado em (ou <F2>) e
digitando a palavra SCR. Porém, esse símbolo estará vazio, sem código para simulação. O
LTspice não possui, nativamente, bibliotecas com o modelo SPICE de nenhum SCR. Para
podermos fazer simulações de circuitos que utilizem SCR, é necessário baixar a biblioteca a
partir de algum fabricante, ou escrever o modelo SPICE deste.

Há três formas de utilizar uma biblioteca no LTspice: i) escrever o código diretamente numa
“Diretiva SPICE”; ii) salvar a biblioteca no diretório onde o software LTspice está salvo, por
exemplo, em “C:\Program Files (x86)\LTC\LTspiceIV\lib\sub”, e incluir a “Directive SPICE” ‘.inc
<NOME_DA_BIBLIOTECA.lib>’ no seu esquemático; ou iii) salvar a biblioteca no diretório onde
se encontra o seu arquivo do esquemático e inserir, dentro do seus esquemático, a “Directive
SPICE” ‘.lib <NOME_DA_BIBLIOTECA.lib>’.

Utilizaremos a opção iii). Iremos baixar a biblioteca do fabricante Littlefuse, que possui o
modelo SPICE de alguns SCRs desse fabricante. Baixe a biblioteca de SCRs clicando no link a
seguir, e salve no mesmo diretório que estará o arquivo do seu esquemático.
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 20
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

[Link]
hyristor_scr_ec103xx_sxsx_a_spice_model_lib.lib

Depois de baixar a biblioteca dos SCRs, é necessário inserir uma “SPICE Directive” clicando no
ícone e digitando ‘.lib Thyristor_SCR_EC103xx_SxSx_A_SPICE_Model_lib.lib’, como
mostrado na Figura 26, cuja sintaxe consiste de ‘.lib <NOME_DA_BIBLIOTECA.lib>’.

FIGURA 26

Após clicar em “OK”, posicione a “SPICE Directive” em qualquer lugar do esquemático, como
pode ser exemplificado no circuito final da Figura 27 que será montado para este experimento.
Na próxima seção será mostrado com utilizar os SCRs contidos nesta biblioteca.

3 – Retificador de meia-onda
3.1 Carga resistiva
Conforme ilustrado na Figura 27, o primeiro circuito retificador de meia-onda que iremos
considerar abordará a condição de carga puramente resistiva. Conforme sabido, os dispositivos
SCRs necessitam de um circuito auxiliar para o controle do seu disparo. Neste guia iremos
adotar que tal controle é realizado através de um simples gerador de pulsos periódicos
acoplado entre à porta-catodo (gate-katode) do SCR, sem fazer menção a como tais pulsos são
gerados.

No LTspice, monte o circuito mostrado na Figura 27 clicando nos ícones indicados em vermelho,
ou utilizando os atalho apresentados no Experimento 01, para inserir cada componente ao
circuito. Os componentes e condutores estão em azul, as legendas dos condutores estão em
vermelho, as diretivas SPICE estão em verde e os atributos dos componentes estão em preto.

Para esta simulação, será considerado um tempo de duração de execução de 200ms. Para
definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation Cmd’ e, no
‘pop-up’ que abrir, insira 200ms na caixa “Stop time”. Este procedimento gerará a “SPICE
Directive” ‘.tran 200m’ mostrada na Figura 27.

Clique com o botão direito do mouse sobre cada componente para modificar seus atributos.
Após clicar com o botão direito do mouse sobre o resistor R1, que será a carga do circuito, no
“pop-up” que abrir, modifique sua resistência para 3 , como ilustra a Figura 28(a).

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 21
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

SCR

voltage

voltage

ou ‘Simulate Edit Simulation Cmd’

FIGURA 27

Após inserir a biblioteca do SCR, como foi orientado na Seção 2 e Figura 26, com a “SPICE
Directive” ‘.lib Thyristor_SCR_EC103xx_SxSx_A_SPICE_Model_lib.lib’ mostrada na Figura 27
dentro do esquemático, será possível atribuir um modelo de SCR ao componente U1. Dentro
desta biblioteca existem diversos modelos de SCR produzidos pelo fabricante Littlefuse.
Utilizaremos o modelo EC103D1. Clique com o botão direito sobre o SCR U1, e, no “pop-up”
que abrir, digite EC103D1 no campo “Value”, como indica a Figura 28(b).

(a) (b)
FIGURA 28

As fontes V1 (SINE) e V2 (PULSE) são fontes de tensão senoidal e pulsada, respectivamente.


Para torna-las com as características desejadas, após clicar com o botão direito sobre seus
símbolos, no “pop-up” que abrir, clique em “Advanced” e insira os respectivos atributos

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 22
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
mostrados na Figura 29, (a) para V1 e (b) para V2. Os parâmetros que descrevem a fonte PULSE
(V2) são explicados na Figura 30(b).

}
}
(a) (b)
FIGURA 29

O controle do disparo do SCR pode ser realizado através da alteração dos momentos nos quais
os pulsos são gerados em V2 (ângulo de disparo α, Figura 30(a)). É importante notar que nesta
simulação as duas fontes já estão sincronizadas e ambas estão configuradas para terem o
mesmo período de oscilação (Pperiod=16.667ms  1/60Hz). Assim, para alterar o momento
em que os pulsos são gerados, basta introduzirmos um atraso (Tdelay) em V2.

(a)

(b)
FIGURA 30

Com o esquemático final visto na Figura 27 pronto, o circuito está pronto para ser simulado.
Para executar a simulação, clique no ícone “Run” .

A primeira etapa deste experimento consiste em analisar as seguintes formas de onda para este
retificador: tensão na fonte V1 ‘V(in)’, tensão na carga ‘V(out)’, corrente na carga ‘I(R1)’, tensão

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 23
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
no SCR vAK ‘V(in,out)’ e tensão em V2 ‘V(g,out)’. Faça as medições de tensão, corrente e
potência, seguindo os procedimento apresentados no Experimento 01. Com a simulação
executada em , na janela do esquemático, ao passar o mouse sobre qualquer condutor/rede
do circuito, a ponta de prova da tensão irá aparecer. Para medir a tensão, clique no
condutor, mantenha o botão do mouse pressionado, arrastar até o outro condutor desejado,
onde irá aparecer a ponta de prova da tensão, e depois solte o botão do mouse. Para
medição de corrente, basta passar o cursor do mouse sobre o componente que o símbolo do
amperímetro aparecerá. Analise estas formas de ondas para diferentes valores de Tdelay e
explique o funcionamento do circuito. Lembre que Tdelay em V2 equivale ao ângulo de disparo
α, que é dado em graus ou radianos, isto é, para 60Hz, quando Tdelay = 0s  α = 0º e quando
Tdelay = 16,67ms = (1/60Hz)  α = 360º.
Resp.:

Através da análise realizada no passo anterior, fica claro que ao variarmos o ângulo de disparo
do SCR estamos variando também a quantidade de potência fornecida à carga, apesar de não
sabermos ao certo qual o tipo de relação entre estas duas grandezas. Assim, vamos analisar o
comportamento da potência média fornecida à carga (R1) em relação ao ângulo de disparo α
do SCR. Para medir potência instantânea, passe o cursor do mouse sobre um componente com
a tecla ALT pressionada que o símbolo de um termômetro aparecerá. Com a tecla ALT
pressionada, quando o termômetro aparecer sobre R1, clique sobre este. O LTspice irá plotar
no simulador a curva que representa V(out)*I(R1), ou seja, a potência instantânea de R1.

Para, enfim, obtermos a potência média fornecida à carga, devemos seguir os passos ilustrados
na Figura 31. Na janela/aba de simulação, coloque o cursor do mouse ( ) sobre a legenda da
curva desejada, no nosso caso, em V(out)*I(R1). Pressione a tecla CTRL (Control) – mantenha
pressionada – e clique com o botão esquerdo do mouse em V(out)*I(R1). No “pop-up” que
aparecer mostrará o intervalo de tempo em que a integral para o cálculo do valor médio foi
realizada – “Interval Start” e “Interval End”, o valor médio da forma de onda dentro desse
intervalo – “Average”, e o valor da integral – “Integral”, que neste caso a unidade será Joule.
Note que o LTspace irá calcular o valor médio da variável dentro do intervalo de tempo que
aparecer no eixo horizontal. Então, deve-se fazer esse procedimento com o simulador
mostrando vários ciclos da forma de onda do período em que o sistema esteja operando em
regime permanente.

Utilizando este procedimento para o cálculo do valor médio, simule o circuito para diferentes
valores de α até que a Tabela 1 seja preenchida.

Ao terminar este procedimento, levante a curva estabelecida entre essas duas grandezas
(α x Pmed) e a plote na grade a seguir.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 24
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Pressione CTRL + Clique


Janela/aba de simulação

2 – Valor médio

Intervalo de integração

FIGURA 31

TABELA 1

α 0° 30° 60° 90° 120° 150° 180°


Pmed (W)

Curva α x Pmed:

Pmed

Considere agora que devemos fornecer uma potência igual a 70W para a carga (R1). Estime o
ângulo de disparo, baseado na curva levantada no passo anterior, necessário para se ter 70W.
Verifique o resultado através de simulação e certifique-se de que a potência média está
realmente convergindo para o valor desejado. Qual é o ângulo de disparo encontrado?
Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 25
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
3.2 Carga indutiva
Vamos agora considerar que o retificador alimenta uma carga RL conforme ilustrado na Figura
32. Insira o indutor L1 com indutância no valor de 10mH. Note que há um circuito snubber RC
formado pelo resistor R2 de 150  e o capacitor C1 de 0,1uF. Este circuito snubber serve para
suprimir ondulações e picos de tensão provocados pelo bloqueio do SCR enquanto há corrente
de retenção imposta pela carga indutiva. A título de exemplo, as Figura 33(a) e Figura 33(b)
mostram a forma de onda da tensão na carga RL com e sem snubber, respectivamente, onde foi
visto um pico de –43V no caso com snubber e de –434V sem o snubber.

Snubber RC

FIGURA 32

(a) (b)
FIGURA 33

Analise as seguintes formas de onda do retificador da Figura 32: tensão na fonte V1 ‘V(in)’,
tensão na carga ‘V(out)’, corrente na carga ‘I(R1)’ ou ‘I(L1)’, tensão no SCR vAK ‘V(in,out)’ e
tensão na fonte de pulso V2 ‘V(g,out)’. Baseado nessas formas de onda, explique o
funcionamento do circuito. Em relação ao circuito anterior (Figura 27), quais curvas mudaram
de forma e por qual motivo?
Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 26
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Através da análise anterior, pode-se constatar que o SCR continua conduzindo por um pequeno
intervalo após a inversão da polaridade da tensão em V1. De fato, o ângulo no qual o SCR deixa
efetivamente de conduzir é chamado ângulo de extinção ou avanço (β), Figura 30(a). Meça e
anote o ângulo de extinção (β), a tensão média (Vo) e a corrente média (Io) sobre a carga RL
para os valores de L1 mostrados na Tabela 2. Para as medições dos valores médios, siga os
passos mostrados na Figura 31 e os aplique em V(out) e I(R1). Explique o que acontece com o
ângulo de extinção quando aumentamos o valor de L1 e o motivo correspondente.
TABELA 2

L1 (mH) 5 10 15 20
β (°)
Vo (V)
Io (A)

Resp.:

3.3 Carga indutiva com diodo de circulação


Insira agora um diodo D1 em antiparalelo com a carga RL, assim como ilustrado na Figura 34.
Note que este circuito não será necessário utilizar o snubber RC no SCR, pois o diodo irá
permitir a circulação da corrente indutiva da carga quando o SCR bloquear. Analise as seguintes
formas de onda para este retificador: tensão na fonte V1 ‘V(in)’, tensão na carga ‘V(out)’,
corrente na carga ‘I(R1)’, corrente no diodo ‘I(D1)’, tensão no SCR vAK ‘V(in,out)’ e tensão na
fonte de pulso V2 ‘V(g,out)’. Baseado nessas formas de onda, explique o funcionamento do
circuito. Em relação ao circuito anterior, quais curvas mudaram de forma e por qual motivo?

FIGURA 34

Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 27
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Meça e anote o ripple (pico-a-pico) de corrente e a potência média na carga RL para os valores
de L1 na Tabela 3. Para esta medição de potência média, siga os passos mostrados na Figura 31.
Pode-se verificar alguma mudança na forma de onda da tensão na carga? Analise as correntes
em U1, D1 e na carga RL e explique o motivo.
TABELA 3

L1 (mH) 5 10 15 20
io (A)
Po (W)

Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 28
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 3
Conversores CA/CC Controlados – Retificadores
Monofásicos de Onda Completa

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 29
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Este experimento consistirá da continuação do Experimento 2, que tratou dos conversores
CA/CC controlados de meia onda.

Neste guia, iremos abordar o princípio de funcionamento dos retificadores controlados de onda
completa, analisando com a ajuda de formas de onda a operação destes conversores sobre
diferentes situações de carga. De fato, espera-se que ao final deste experimento o aluno seja
capaz de entender não apenas o funcionamento destes conversores, mas também a que
condições de tensão e corrente seus componentes são submetidos para cada configuração de
conversor.

Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático em “File -> Save As”,
especifique o nome do arquivo como Exp03_completa.asc e escolha a pasta na qual você
guardará todos os dados referentes a esse experimento.

Será necessário fazer a adição da biblioteca do SCR (tiristor), seguindo os mesmos passos
apresentados na Seção 2 presente no Guia do Experimento 2. Salve o arquivo da biblioteca de
SCRs no mesmo diretório que estará o arquivo do seu esquemático e depois insira a “Directive
SPICE” ‘.lib <NOME_DA_BIBLIOTECA.lib>’ neste esquemático.

2 – Declaração de Parâmetros
Será demonstrado como fazer definições de parâmetros ou variáveis no LTspice. Esse
parâmetro servirá para modificar variáveis de interesse e permitir que o simulador automatize
certos cálculos. Iremos declarar o ângulo de disparo dos SCRs  (alfa) e permitir que o próprio
LTspice converta os seu valor declaro em graus para segundos.

Para declarar um parâmetro, é necessário inserir uma “SPICE Directive” clicando no ícone e
digitando ‘.param <NOME_DO_PARÂMETRO> = <VALOR_ DO_PARÂMETRO>’. Iremos declarar
=45o inserindo a “SPICE Directive” ‘.param alfa=45’, como mostrado na Figura 35(a).

Após clicar em “OK”, posicione a “SPICE Directive” em qualquer lugar do esquemático, como
pode ser exemplificado no circuito final da Figura 36 que será montado para este experimento.
A Figura 35(b) mostra o “pop-up” que abrirá após clicar com o botão direito do mouse sobre a
diretiva ‘.param <...>’ adicionada. Este procedimento de inserção de parâmetros pode ser feito
para o número de variáveis que se deseje inserir no esquemático, ou pode ser adicionada uma
nova linha ao “pop-up” da Figura 35(b), como será visto na Seção 4.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 30
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

(a) (b)
FIGURA 35

3 – Retificador de Onda Completa com Derivação Central


Vamos agora analisar o funcionamento da primeira configuração de conversores CA/CC
abordada neste guia: o retificador de onda completa com derivação central do transformador.
Como veremos a seguir, este conversor permite o controle tanto da parte positiva quanto da
negativa da tensão de alimentação CA, o que aumenta o valor médio CC e reduz a oscilação
presente na sua tensão de saída.

3.1 Carga resistiva


Conforme ilustrado na Figura 36, o primeiro circuito retificador de onda completa que iremos
considerar abordará a condição de carga puramente resistiva. Conforme sabido, os dispositivos
SCRs necessitam de um circuito auxiliar para o controle do seu disparo. Neste guia iremos
adotar que tal controle é realizado através de um simples gerador de pulsos periódicos
acoplado entre à porta-catodo (gate-katode) do SCR, sem fazer menção a como tais pulsos são
gerados.

No LTspice, monte o circuito mostrado na Figura 36 clicando nos ícones indicados em vermelho,
ou utilizando os atalho apresentados no Experimento 1, para inserir cada componente ao
circuito. Os componentes e condutores estão em azul, as legendas dos condutores estão em
vermelho, as diretivas SPICE estão em verde e os atributos dos componentes estão em preto.

Para esta simulação, será considerado um tempo de duração de execução de 200ms. Para
definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation Cmd’ e, no
“pop-up” que abrir, insira 200ms na caixa “Stop time”. Este procedimento gerará a “SPICE
Directive” ‘.tran 200m’ mostrada na Figura 36.

É necessário acoplar magneticamente os indutores L1, L2 e L3, para implementar um


transformador com uma bobina no primário (L1) e duas bobinas no secundário (L2 e L3). Para
isso, é necessário inserir uma “SPICE Directive” com o comando ‘K L1 L2 L3 1’, como ilustrado
na Figura 36. O uso desta diretiva foi apresentado no Guia do Experimento 1.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 31
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Acoplar os indutores

SCR
voltage

‘Simulate Edit Simulation Cmd’

Biblioteca do SCR
Declaração de alfa

FIGURA 36

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente para modificar seus atributos. Após clicar com o botão direito do mouse sobre
cada elemento, no “pop-up” que abrir, modifique seus atributos conforme mostrado abaixo:

R1 V1  Advanced  SINE
Resistance[]: 5 DC offset[V]: 0
Amplitude[V]: 311.13
R2 Freq[Hz]: 60
Resistance[]: 0.1
V2  Advanced  PULSE
U1 Vinitial[V]: 0
Value: EC103D1 Von[V]: 10
Tdelay[s]: {alfa/(60*360)}
U2 Trise[s]: 1u
Value: EC103D1 Tfall[s]: 1u
Ton[s]: 1m
Tperiod[s]: {1/(2*60)}

O controle do disparo do SCR pode ser realizado através da alteração dos momentos nos quais
os pulsos são gerados em V2 (ângulo de disparo α). É importante notar que nesta simulação a
mesma fonte de pulsos irá disparar os dois SCRs. Como o SCR U1 irá conduzir no semiciclo
positivo de V1 e o SCR U2 conduzirá no seu semiciclo negativo, então V2 terá o dobro da
frequência, ou seja, Pperiod=8.333ms  1/120Hz. Assim, para alterar o momento em que os
pulsos são gerados, basta introduzirmos um atraso (Tdelay) em V2. Lembre que Tdelay em V2

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 32
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
equivale ao ângulo de disparo α, que já declaramos em graus. Assim, o próprio LTspice
converterá este atraso para segundos, fazendo Tdelay=α/(60*360) (para 60Hz).

Para o transformador, a bobina do primário será formada por L1, referenciada à Np, e as duas
bobinas do secundário serão formadas por L2 e L3, referidas à Ns1 e Ns2, respectivamente.
Calcule as indutância L2 e L3 para se ter uma relação de espiras de [Link] (Np:Ns1:Ns2), ou seja,
4:1 entre Np e Ns1 e 4:1 entre Np e Ns2. Considere L1 = 16mH, ou seja, a tensão máxima sobre
a carga deve ser ¼ da tensão máxima de entrada (V1). Após o cálculo, clique com o botão
direito do mouse sobre L2 e L3 e modifique suas “Inductance[H]” com os valores calculados.
L2 (H) = L3 (H) = ________

Analise as seguintes formas de onda para diversos valores de alfa (α): tensão na carga ‘V(out)’,
tensão nos A-K dos SCRs ‘V(s1,out)’ e ‘V(s2,out)’ e tensão em V2 ‘V(gate,out)’. Baseado nessas
formas de onda, explique o funcionamento do circuito. Altere o valor de alfa clicando com o
botão direito do mouse na diretiva SPICE ‘.param alfa=<VALOR_ DE_ALFA>’
Resp.:

Desenhe as formas de onda da tensão em R1 ‘V(out)’ e V2 ‘V(gate,out)’:

3.2 Carga indutiva


Vamos agora considerar que o retificador alimenta uma carga RL conforme ilustrado na Figura
37. Insira o indutor L4 com indutância no valor de 5mH. Note que há dois circuitos snubbers RC
em paralelo com cada SCR, formados pelos resistores R3 e C1, para U1, e R4 e C2, para U2, com
resistências R2 = R3 = 150  e capacitâncias C1 = C2 = 0,1uF. Analise a tensão na carga (VRL)
‘V(out)’ e as tensões nos SCRs ‘V(s1,out)’ e ‘V(s2,out)’. Qual o ângulo de extinção (β) (em graus)
para os valores mostrados no circuito (alfa=43o)?
β (o) = ________

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 33
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Snubbers RC

FIGURA 37

Considerando, agora, L4=20mH, qual o valor máximo de alfa (α) (em graus) para que ainda
ocorra condução contínua, ou seja, a corrente em L4 sempre maior que zero (Modo de
Condução Crítico)?
α (o) = ________

3.3 Carga RL com diodo de roda livre


Simule agora o circuito apresentado na Figura 38 e analise o comportamento da tensão na
carga (VRL) ‘V(out)’ para diferentes valores de α e de L4 (exemplo: 0o<α<120o e/ou
0,5m<L4<50mH). O que acontece com a corrente na carga (iRL) ‘I(R4)’ ao variarmos L4?
Resp.:

FIGURA 38

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 34
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

4 – Retificador de Onda Completa com Ponte-H


Uma outra configuração de retificador controlado de onda completa pode ser alcançada
utilizando uma ponte-H, como pode ser visto na Figura 41. O disparo dos SCRs é feita de forma
diagonal, onde uma das chaves superiores e inferiores são acionadas simultaneamente com
ângulo de disparo α. Ou seja, no semiciclo positivo, são acionados os SCRs U1 e U4, já no
semicilo negativo, acionam-se os SCRs U2 e U3.

Monte o circuito da Figura 41, sabendo que as fontes ‘E’ são fontes de tensão controladas por
tensão com ganho igual a 1. As fontes ‘E’ são encontradas em e digitando-se ‘e’, como
mostra a Figura 39(a). O ganho da fonte é alterado clicando com o botão direito do mouse
sobre a fonte adicionada e alterando o campo “Value”, como exemplificado na Figura 39(b).

(a) (b)
FIGURA 39

Para este caso, além do ângulo de disparo alfa, iremos declarar a frequência do sinal da fonte.
Insira a diretiva ‘.param alfa=45 fs=60’, ou clique com o botão direito do mouse na diretiva
‘.param <...>’ já existente e acrescente as linhas como na Figura 40. Note as modificações a
serem feitas no circuito da Figura 41, setas vermelhas, para inserir ‘fs’ onde for necessário.

FIGURA 40
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 35
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

FIGURA 41

Meça o ângulo de extinção, tensão e corrente médios e potência na carga RL.


β (°) = ________
Vo med (V) = ________
Io med (A) = _________
Po med (W) = _________

5. Teste seu Conhecimento

Como criar um circuito de roda livre modificando/substituindo os componentes do circuito da


Figura 41 sem aumentar o número de componentes? É preferível diminuir a quantidade de
componentes do circuito. Monte este novo circuito, simule-o e determine:
β (°) = ________
Vo med (V) = ________
Io med (A) = _________
Po med (W) = _________

Para os dois casos anteriores (com e sem roda livre), altere o ângulo de disparo e observe a
variação da potência dissipada pela carga.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 36
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 4
Conversores CC/CC – Princípio de Funcionamento do
Circuito de Potência do Conversor Buck

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 37
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Os conversores CC-CC são sistemas que possibilitam a conversão de uma tensão/corrente
contínua em outra tensão/corrente contínua de diferente amplitude. Tais sistemas são
compostos por dispositivos semicondutores de potência operando como interruptores, e por
elementos passivos (capacitores e indutores) interligados de tal forma que o fluxo de potência
entre a fonte de entrada e a fonte de saída possa ser controlado.

Basicamente, os conversores CC/CC podem ser utilizados para abaixar ou para elevar a tensão
de uma fonte CC. Neste guia iremos estudar a topologia que ilustra o princípio abaixador de
funcionamento: Conversores Buck. A abordagem será feita em malha aberta e ciclo de trabalho
fixo para a avaliação dos conversores no regime permanente.

Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático em “File -> Save As”,
especifique o nome do arquivo como Exp04_buck.asc e escolha a pasta na qual você guardará
todos os dados referentes a esse experimento.

2 – Conversores Buck
Os conversores Buck funcionam segundo o princípio de operação abaixadora, isto é, a tensão
média na saída deste conversor é menor que o valor da tensão CC presente na sua entrada. Sua
topologia básica está ilustrada na Figura 44.

No LTspice, monte o circuito mostrado na Figura 44 clicando nos ícones indicados em vermelho,
ou utilizando os atalho apresentados no Experimento 1, para inserir cada componente ao
circuito. Os componentes e condutores estão em azul, as legendas dos condutores estão em
vermelho, as diretivas SPICE estão em verde e os atributos dos componentes estão em preto.

Para esta simulação, será considerado um tempo de duração de execução de 100ms. Para
definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation Cmd’ e, no
“pop-up” que abrir, insira 100ms na caixa “Stop time”. Este procedimento gerará a “SPICE
Directive” ‘.tran 100m’ mostrada na Figura 44.

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente para modificar seus atributos. Após clicar com o botão direito do mouse sobre
cada elemento, no “pop-up” que abrir, modifique seus atributos conforme mostrado abaixo:

R1 C1
Resistance[]: 10 Capacitance[F]: 460u
Equiv. Series Resistance[]: 0.01
L1
Inductance[H]: 500u
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 38
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
V1 V2  Advanced  PULSE
DC value[V]: 50 Vinitial[V]: 0
Von[V]: 15
Tdelay[s]: 0
Trise[s]: 0.01u
Tfall[s]: 0.01u
Ton[s]: {duty/fs}
Tperiod[s]: {1/fs}

Para inserir o MOSFET, pressione <F2> ou clique no ícone para acessar o menu de
componentes, onde você encontrará todos os componentes, elementos, bibliotecas e exemplos
existentes no LTspice. Verifique a captura de tela mostrada na Figura 42(a) da janela “pop-up”
aberta para selecionar o MOSFET canal tipo-n digitando “nmos” no campo de busca indicado.
Após clicar em OK, posicione o MOSFET M1 no seu esquemático. O MOSFET pré-definido pelo
LTspice não possui limite de corrente nem de tensão de ruptura. Selecionaremos o MOSFET real
de modelo IRF530 do fabricante “International Rectifier”, com resistência dinâmica de 160m  e
100 V de tensão de ruptura, clicando com o botão direito do mouse sobre M1 e seguindo as
etapas 1, 2 e 3 mostradas na Figura 42(b).

(a)

3 – Confirme
1 – Clique para escolher
2 – Selecione IRF530
modelo do MOSFET

(b)
FIGURA 42
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 39
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Da mesma forma que foi feita para o MOSFET, selecionaremos o diodo real de modelo 1N4148
do fabricante “OnSemi”, clicando com o botão direito do mouse sobre D1 e seguindo as etapas
1, 2 e 3 mostradas na Figura 43.

3 – Confirme
1 – Clique para escolher 2 – Selecione 1N4148
modelo do diodo

FIGURA 43

Iremos declarar o ciclo de trabalho D (duty) e a frequência de chaveamento fs do circuito (fs)


para permitir que o próprio LTspice possa utilizar os seus valores declarado e fazer o cálculo da
largura do pulso da modulação PWM bem como período de chaveamento Tperiod. Inicialmente
utilizaremos um ciclo de trabalho D = 0,5 e frequência de chaveamento fs = 10kHz.

Para declarar os parâmetros, é necessário inserir uma “SPICE Directive” clicando no ícone e
digitando ‘.param duty=0.5 fs=10k’. Após clicar em “OK”, posicione a “SPICE Directive” em
qualquer lugar do esquemático, como pode ser exemplificado no circuito final da Figura 44 que
será montado para este experimento. A sintaxe desse comando foi mostrada no Guia do
Experimento 3.

nmos

voltage

FIGURA 44

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 40
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
A primeira etapa deste experimento consiste em analisar o princípio de funcionamento do
conversor Buck ilustrado na Figura 44. Com o esquemático final visto na Figura 44 pronto, o
circuito está apto para ser simulado. Para executar a simulação, clique no ícone “Run” .
Analise as seguintes formas de onda para este conversor: tensão na carga ‘V(out)’, corrente no
capacitor ‘I(C1)’, tensão em D1 ‘V(SDL)’ e corrente em L1 ‘I(L1)’. Faça as medições de tensão,
corrente e potência seguindo os procedimentos apresentados no Experimento 01.

Meça o valor médio da corrente no capacitor ‘I(C1)’, da corrente no indutor ‘I(L1)’ e da corrente
na carga ‘I(R1)’ para duty = 0,5 e fs=10kHz. Para obtenção dos valores médios desejados, siga os
passos ilustrados na Figura 6 presentes no Guia do Experimento 02 ou a forma alternativa de
medição de valor médio apresentada no Anexo A presente no final deste guia. Os valores são
próximos aos esperados pela teoria?

Variável I(C1) I(L1) I(R1)


Valor Teórico (A)
Valor Medido (A)

Resp.:

2.1 Variação de ciclo de trabalho

Vamos agora analisar o comportamento do circuito para diferentes valores de ciclo de trabalho.
Para isto, iremos realizar um tipo de análise alternativa, chamada ‘varredura’. Basicamente,
nesse comando de varredura, é possível tanto apresentar um intervalo pra varredura, quanto
apresentar uma lista de valores a serem simulados simultaneamente. Primeiramente iremos
analisar o comportamento do circuito para diferentes valores de ciclo de trabalho. Iremos
considerar valores entre 0,1 e 0,9 com intervalos de 0,2. Para definir a varredura de um
parâmetro, é necessário inserir uma “SPICE Directive” clicando no ícone e digitando ‘.step
param <VARIÁVEL> <INTERVALO_DE_VARREDURA>’. O comando da diretiva a ser inserido para
a variação do parâmetro ‘duty’ dentro do intervalo desejado consiste de:

.step param duty 0.1 0.9 0.2

Passo de incremento da varredura


Final da varredura
Início da varredura
Identificação da variável que sofrerá a
varredura

Após clicar em “OK”, posicione a “SPICE Directive” em qualquer lugar do esquemático, como
pode ser exemplificado no circuito final da Figura 45 que será montado para esta etapa do
experimento. Com essa nova diretiva, será considerado o valor fs=10k já declarado.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 41
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

SPICE Directive

Parâmetro a ser variado para múltiplas simulações

FIGURA 45

Simule este circuito, clicando no ícone “Run” , e analise o comportamento da tensão na


carga para estes valores. Na Figura 46 são mostradas as formas de onda para a tensão ‘V(out)’
para os cinco valores de duty simulados. Os passos A, B e C mostrados exemplificam como fazer
a medição em cada uma das cinco curvas. Já os passos 1, 2 e 3 explicam como selecionar quais
das curvas simuladas deseja-se mostrar. Note que a ordem sempre será mostrada de forma
crescente para o valor da variável varrida. Mesmo para o caso que será apresentado a seguir,
onde será inserido uma lista de valores a serem varridos, caso os valores seja apresentados de
forma aleatória, o LTspice irá ordenar esta lista de forma crescente.

Calcule o valor teórico (Vout = D*Vin) da tensão média de saída para cada valor de duty e o
compare com o valor medido ‘V(out)’ durante a simulação. Preencha a tabela abaixo.

duty 0.1 0.3 0.5 0.7 0.9


Valor Teórico (V)
Valor Medido (V)

Obs: Como é possível observar, para cada valor de ciclo de trabalho (duty) simulado da lista
parametrizado, temos uma cor referente. Essas cores seguem um padrão caso não tenham sido
reconfigurados pelo usuário, ou seja, o primeiro valor da lista corresponde à curva verde, o
segundo valor corresponde à cor azul e assim por diante, como é possível observarmos na
Tabela 4.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 42
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1
A – Clique com o mouse

3 – Escolhas as curvas

B – Teclas pra trocar a posição


do cursor sobre as curvas

FIGURA 46

TABELA 4

Sequência da Lista (crescente) Cor da Curva


1º Verde Claro
2º Azul Claro
3º Vermelha
4º Ciano
5º Magenta
6º Cinza
7º Verde Escuro
8º Azul Escuro
9º Amarelo Escuro
10º Roxo
11º Marrom
12º Amarelo Claro

2.2 Variação de frequência de chaveamento

Vamos agora analisar o comportamento deste conversor ao variar a frequência de


chaveamento ‘fs’. Novamente iremos utilizar a função de “varredura” para facilitar nossa
análise. Desta vez, a estrutura dos parâmetros de variação será feita para a atribuição de uma
lista de valores para simulação. Assim, substitua a diretiva SPICE anterior ‘.step param duty 0.1
0.9 0.2’, destacada na Figura 45, pela “SPICE Directive” apresentada e descrita a seguir:
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 43
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
.step param fs list 1k 5k 9k 13k

Lista de valores que serão simulados


discretamente
Comando para uma lista de valores
Identificação da variável que receberá os
valores a serem simulados da lista

Com essa nova diretiva, será considerado o valor duty=0.5 já declarado, e serão feitas
simulações para diferentes valores da ‘fs’ contidos na lista. Analise o comportamento da tensão
de saída (V(R1)) para diferentes valores da frequência de chaveamento ‘fs’. Em seguida, meça o
valor de pico a pico da oscilação da tensão na carga (Vo) para cada um desses valores e
preencha a tabela abaixo. Por que, para a frequência de 1kHz, no regime permanente, a tensão
de saída possui valor médio muito diferente comparado aos resultados obtidos para as outras
frequências?

fs (Hz) 1k 5k 9k 13k
Valor da oscilação (V)

Resp.:

Agora, considerando valores fixo de fs=10kHz e duty=0.5, ou seja, desabilite a diretiva de


varredura ‘.step param <...>’ inserida anteriormente, verifique o comportamento da corrente
no indutor ao diminuirmos o valor da carga R1 (aumentar o valor de sua resistência). Continue
diminuindo o valor da carga até que o conversor comece a operar no modo descontínuo. Em
seguida, anote o valor médio da corrente de saída para esta situação (modo de condução
crítica), a resistência de carga e desenhe a forma de onda da corrente no indutor (4 cíclos).

Valor da carga (): _______________


Valor da corrente (A): _______________

Forma de onda:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 44
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

A – Alternativa para Cálculo do Valor Médio

Uma forma alternativa para calcular e visualizar o valor médio de uma forma de onda de forma
dinâmica é filtrando o sinal desejado, cuja filtragem resultará no valor médio desejado. Para
isto, utilizaremos um filtro passa-baixa para eliminar a alta frequência e deixar passar apenas o
valor médio, ou seja, o nível CC contido neste sinal.

A.1 Valor médio com sinal de saída em tensão

Dentro do seu esquemático, monte o circuito mostrado na Figura 47(a), que consiste de um
filtro passa-baixa RC com Rfv = 1k e Cfv = 1uF, e uma fonte de tensão B1. A fonte B1 consiste
de uma fonte de tensão comportamental “behavior voltage source”, que pode ser encontrada
pressione <F2> ou clique no ícone , em seguida digite ‘bv’ no campo de busca, como mostra
a Figura 47(b). O sinal de saída do filtro é medido como sendo a tensão sobre o capacitor Cfv,
ou seja, ‘V(AVG-V)’. A frequência de corte do filtro passa-baixa, definida pela resistência Rfv e
pela capacitância Cfv, pode ser calculada de acordo com a necessidade.

(a) (b)
FIGURA 47

A fonte de tensão comportamental “behavior voltage source”, irá gerar na sua saída a forma de
onda presente na função declarada em seu atributo “Value”. A forma de onda reproduzida pela
fonte B1 será filtrada pelo filtro RC. Isso permitirá que o circuito de filtragem não interfira no
comportamento do circuito principal. Como exemplo, iremos avaliar o valor médio da tensão
sobre o diodo D1 do circuito da Figura 44.

Clique com o botão direito do mouse sobre a fonte B1 (ver Figura 48(b)), no “pop-up” que abrir,
altere o campo “Value” para V=V(SDL), como é mostrado na Figura 48(a). Ou seja, a fonte B1
terá o mesmo comportamento da tensão ‘V(SDL)’. Qualquer outro sinal ou variável de tensão,
corrente, potência presentes no esquemático, ou mesmo uma função abitrária, pode ser

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 45
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
gerada pela fonte B1, basta alterar o seu atributo “Value” com a sintaxe
‘V=<FUNÇÃO_DESEJADA>’.

Clique com o botão


direito do mouse

Sinal filtrado
em tensão

(a) (b)
FIGURA 48

Após simular o circuito, na Figura 49, é mostrado o resultado da forma de onda da tensão
instantânea sobre o diodo D1 ‘V(sdl)’ e a forma de onda do sinal de saída do filtro passa-baixa
‘V(avg-v)’. Ao medir o valor médio pelo LTspice (pressionando CTRL+Clique sobre a variável
V(sdl)), foi possível obter o valor médio igual a 23,836V. Já o valor em regime permanente do
sinal V(sdl) filtrado (clicando sobre a variável V(avg-v)) foi obtido um valor igual a 23,829V. Isso
mostra que o método alternativo de medição do valor médio é eficiente, pois ambos os valores
ficaram próximos.

Pressione CTRL + Clique Clique

FIGURA 49

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 46
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
A.2 Valor médio com sinal de saída em corrente

A mesma filtragem pode ser feita utilizando uma fonte de corrente comportamental “behavior
current source”, cuja resposta de saída será um sinal na forma de corrente.

Dentro do seu esquemático, monte o circuito mostrado na Figura 50(a), que consiste de um
filtro passa-baixa RL com Rfi = 10 e Lfi = 10mH, e uma fonte de corrente B2. A fonte B2
consiste de uma fonte de corrente comportamental “behavior current source”, que pode ser
encontrada pressione <F2> ou clique no ícone , em seguida digite ‘bi’ no campo de busca,
como mostra a Figura 50(b). O sinal de saída do filtro é medido como sendo a corrente através
do indutor Lfi, ou seja, ‘I(Lfi)’. A frequência de corte do filtro passa-baixa, definida pela
resistência Rfi e pela indutância Lfi, pode ser calculada de acordo com a necessidade.

(a) (b)
FIGURA 50

A fonte de corrente comportamental “behavior current source”, irá gerar na sua saída a forma
de onda presente na função declarada em seu atributo “Value”. A forma de onda reproduzida
pela fonte B2 será filtrada pelo filtro RL. Isso permitirá que o circuito de filtragem não interfira
no comportamento do circuito principal. Como exemplo, iremos avaliar o valor médio da
corrente através do indutor L1 do circuito da Figura 44.

Clique com o botão direito do mouse sobre a fonte B2 (ver Figura 51Figura 48(b)), no “pop-up”
que abrir, altere o campo “Value” para I=I(L1), como é mostrado na Figura 51(a). Ou seja, a
fonte B2 terá o mesmo comportamento da corrente ‘I(L1)’. Qualquer outro sinal ou variável de
tensão, corrente, potência presentes no esquemático, ou mesmo uma função abitrária, pode
ser gerada pela fonte B2, basta alterar o seu atributo “Value” com a sintaxe
‘I=<FUNÇÃO_DESEJADA>’.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 47
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Clique com o botão


direito do mouse

Sinal filtrado
em corrente

(a) (b)
FIGURA 51

Após simular o circuito, na Figura 52, é mostrado o resultado da forma de onda da corrente
instantânea através do indutor L1 ‘I(L1)’ e a forma de onda do sinal de saída do filtro passa-
baixa ‘I(Lfi)’. Ao medir o valor médio pelo LTspice (pressionando CTRL+Clique sobre a variável
I(L1)), foi possível obter o valor médio igual a 2,383A. Já o valor em regime permanente do sinal
I(Lfi) filtrado (clicando sobre a variável I(Lfi)) foi obtido um valor igual a 3,383V. Isso mostra que
o método alternativo de medição do valor médio é eficiente, pois ambos os valores foram
similares.

Pressione CTRL + Clique Clique

FIGURA 52

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 48
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 5
Conversores CC/CC – Princípio de Funcionamento do
Circuito de Potência dos Conversores
Boost e Buck-Boost

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 49
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Os conversores CC-CC são sistemas que possibilitam a conversão de uma tensão/corrente
contínua em outra tensão/corrente contínua de diferente amplitude. Tais sistemas são
compostos por dispositivos semicondutores de potência operando como interruptores, e por
elementos passivos (capacitores e indutores) interligados de tal forma que o fluxo de potência
entre a fonte de entrada e a fonte de saída possa ser controlado.

Basicamente, os conversores CC/CC podem ser utilizados para abaixar ou para elevar a tensão
de uma fonte CC. Neste guia será dada continuidade aos estudos iniciados no Guia do
Experimento 04, onde foi abordado o Conversor Buck (abaixador). Aqui iremos estudar duas
topologias que ilustram os princípios elevador/abaixo de funcionamento: Conversor Boost
(elevador) e Conversor Buck-Boost (elevador-abaixador). A abordagem será feita em malha
aberta e ciclo de trabalho fixo para a operação dos conversores no modo de condução
contínua.

2 – Conversor Boost
Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático na aba “File -> Save As”,
especifique o nome do arquivo como Exp05_boost.asc e escolha a pasta na qual você guardará
todos os dados referentes a esse experimento.

O conversor Boost funciona segundo o princípio de operação elevadora, isto é, a tensão média
na saída deste conversor é maior que o valor da tensão CC presente na sua entrada. Sua
topologia básica está ilustrada na Figura 53.

No LTspice, monte o circuito mostrado na Figura 53 clicando nos ícones indicados em vermelho,
ou utilizando os atalho apresentados no Experimento 01, para inserir cada componente ao
circuito. Os componentes e condutores estão em azul, as legendas dos condutores estão em
vermelho, as diretivas SPICE estão em verde e os atributos dos componentes estão em preto.

Para esta simulação, será considerado um tempo de duração de execução de 100ms. Para
definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation Cmd’ e, no
“pop-up” que abrir, insira 100ms na caixa “Stop time”. Este procedimento gerará a “SPICE
Directive” ‘.tran 100m’ mostrada Figura 53.

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente para modificar seus atributos. Após clicar com o botão direito do mouse sobre
cada elemento, no “pop-up” que abrir, modifique seus atributos conforme mostrado abaixo:

R1 L1
Resistance[]: 50 Inductance[H]: 1m

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 50
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
C1 V1
Capacitance[F]: 470u DC value[V]: 10
Equiv. Series Resistance[]: 0.01
V2  Advanced  PULSE
D1  Pick New Diode  1N4148 Vinitial[V]: 0
Von[V]: 15
M1  Pick New MOSFET  IRF530 Tdelay[s]: 0
Trise[s]: 0.01u
Tfall[s]: 0.01u
Ton[s]: {duty/fs}
Tperiod[s]: {1/fs}

Iremos declarar o ciclo de trabalho D (duty) e a frequência de chaveamento fs do circuito (fs)


para permitir que o próprio LTspice possa utilizar os seus valores declarado e fazer o cálculo da
largura do pulso da modulação PWM bem como período de chaveamento Tperiod. Inicialmente
utilizaremos um ciclo de trabalho D = 0,5 e frequência de chaveamento fs = 10kHz. Para
declarar os parâmetros, é necessário inserir uma “SPICE Directive” clicando no ícone e
digitando ‘.param duty=0.5 fs=10k’. Após clicar em “OK”, posicione a “SPICE Directive” em
qualquer lugar do esquemático, como pode ser exemplificado no circuito final da Figura 53 que
será montado para este experimento. A sintaxe desse comando foi mostrada no Guia do
Experimento 03.

nmos

voltage

FIGURA 53

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 51
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
A primeira etapa deste experimento consiste em analisar o princípio de funcionamento do
conversor Boost ilustrado na Figura 53. Com o esquemático final visto na Figura 53 pronto, o
circuito está apto para ser simulado. Para executar a simulação, clique no ícone “Run” .
Analise as seguintes formas de onda para este conversor: tensão na carga ‘V(out)’, corrente no
capacitor ‘I(C1)’, corrente em D1 ‘I(D1)’ e corrente em L1 ‘I(L1)’. Faça as medições de tensão,
corrente e potência seguindo os procedimentos apresentados no Experimento 01.

Considerando que o conversor está operando no MCC, calcule (Vout = Vin/(1-D)) e meça o valor
médio da tensão de saída ‘V(out)’ para diferentes valores de duty e preencha a Tabela abaixo.
Para obtenção dos valores médios desejados, siga os passos ilustrados na Figura 6 presente no
Guia do Experimento 02 ou a use a forma alternativa de medição de valor médio apresentada
no Anexo A presente no Guia do Experimento 04. Os valores medidos correspondem aos
calculados? Explique o comportamento.

duty 0.1 0.3 0.5 0.7 0.9


Valor Médio Teórico (V)
Valor Médio Medido (V)

Resp.:

Analise agora a corrente de entrada ‘-I(V1)’ para estes valores utilizando a funcionalidade de
‘varredura’, aprendida do Guia do Experimento 04, inserindo ao esquemático a diretiva SPICE
‘.step param duty 0.1 0.9 0.2’, clicando no ícone . O que acontece com o pico de corrente
(overshoot), durante o transitório de partida, ao se aumentar o ciclo de trabalho?

Resp.:

Não usar a função ‘varredura’ a partir daqui, ou seja, desabilite a diretiva de varredura ‘.step
param <...>’ inserida anteriormente.

Agora, considerando duty=0.5, calcule o valor da eficiência (η= Pout / Pin) do conversor para os
valores de ‘fs’ exibidos na Tabela a seguir, medindo os valores médios das variáveis presentes
na Tabela. O que acontece com a eficiência do circuito quando aumentamos a frequência de
chaveamento? Qual o motivo de tal comportamento?

Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 52
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

fs (Hz) 1k 5k 10k 100k 1000k


Vin ‘V(in)’
Iin ‘-I(V1)’
Pin = Vin * Iin
Vout ‘V(out)’
Iout ‘I(R1)’
Pout = Vout * Iout
η (%)

Desenhe o gráfico da eficiência vs. frequência de chaveamento na grade abaixo, η x fs.

η (%)

Frequência (Hz)

3 – Conversor Buck-Boost
Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático na aba “File -> Save As”,
especifique o nome do arquivo como Exp05_buck-[Link] e escolha a pasta na qual você
guardará todos os dados referentes a esse experimento.

O conversor Buck-Boost, como o próprio nome sugere, funcionam segundo o princípio de


operação tanto elevadora quando abaixadora, isto é, a tensão média na saída deste conversor
pode ser menor, igual ou maior que o valor da tensão CC presente na sua entrada, a depender
do ciclo de trabalho utilizado. Sua topologia básica está ilustrada na Figura 54. Vamos operar
este conversor com frequência de chaveamento de 50kHz e analisar o comportamento da sua
eficiência em função da potência de operação. Também será avaliada a utilização de diodos
mais apropriados para a frequência de operação utilizada.

No LTspice, monte o circuito mostrado na Figura 54. Para esta simulação, será considerado um
tempo de duração de execução de 20ms. Para definir essas condições de simulação, clique na
aba ‘Simulate -> Edit Simulation Cmd’ e, no “pop-up” que abrir, insira 20ms na caixa “Stop
time”. Este procedimento gerará a “SPICE Directive” ‘.tran 20m’ mostrada Figura 54.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 53
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente para modificar seus atributos. Após clicar com o botão direito do mouse sobre
cada elemento, no “pop-up” que abrir, modifique seus atributos conforme mostrado abaixo:

R1 V1
Resistance[]: 46 DC value[V]: 24

L1 V2  Advanced  PULSE
Inductance[H]: 1m Vinitial[V]: 0
Von[V]: 15
C1 Tdelay[s]: 0
Capacitance[F]: 100u Trise[s]: 0.01u
Equiv. Series Resistance[]: 0.01 Tfall[s]: 0.01u
Ton[s]: {duty/fs}
D1  Pick New Diode  1N4148 Tperiod[s]: {1/fs}

M1  Pick New MOSFET  IRF530

Para declarar os parâmetros, é necessário inserir uma “SPICE Directive” clicando no ícone e
digitando ‘.param duty=0.8 fs=50k’. Após clicar em “OK”, posicione a “SPICE Directive” em
qualquer lugar do esquemático, como pode ser exemplificado no circuito final da Figura 54 que
será montado para este experimento.

nmos

voltage

FIGURA 54

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 54
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

A continuidade do experimento consiste em analisar o comportamento do conversor Buck-


Boost ilustrado na Figura 54. Com o esquemático final visto na Figura 54 pronto, o circuito está
apto para ser simulado. Para executar a simulação, clique no ícone “Run” . Analise as
seguintes formas de onda para este conversor: tensão na carga ‘–V(out)’, corrente no capacitor
‘I(C1)’, corrente em D1 ‘I(D1)’ e corrente em L1 ‘I(L1)’.

Considerando que o conversor está operando no MCC, calcule (Vout = Vin*D/(1-D)) e meça o
valor médio da tensão de saída ‘–V(out)’ para diferentes valores de duty e preencha a Tabela
abaixo. Os valores medidos correspondem aos calculados? Está realmente ocorrendo o efeito
elevador-abaixador previsto? Explique o comportamento.

duty 0.1 0.3 0.5 0.7 0.9


Valor Médio Teórico (V)
Valor Médio Medido (V)

Resp.:

Considerando duty=0.3, calcule o valor da eficiência do conversor para os valores de R1


exibidos na Tabela abaixo, medindo os valores médios das variáveis. Utilize os diodos de sinal
1N4148 e de recuperação rápida RF05VA1S. Clique com o botão direito do mouse sobre D1, em
seguida clique em “Pick New Diode” e escolha na lista o diodo desejado.

Modo Buck 1N4148 RF05VA1S


R1 –V(out) Pout Pin η(%) –V(out) Pout Pin η(%)
25
20
15
5

Agora, considerando duty=0.7, calcule o valor da eficiência do conversor para os valores de R1


exibidos na Tabela abaixo, medindo os valores médios das variáveis.

Mode Boost 1N4148 RF05VA1S


R1 –V(out) Pout Pin η(%) –V(out) Pout Pin η(%)
50
35
20
10

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 55
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Para os dois casos de duty antes exigidos, o que acontece com a eficiência do circuito quando
aumentamos a potência de operação? Qual o motivo de tal comportamento?

Resp.:

Desenhe os gráficos das eficiências vs. potências de saída na grade abaixo, η x Pout.

Modo Buck (duty=0.3)


100

95
η (%)
90

85

80

75

70
0 5 10 15 20
Potência (W)

Modo Boost (duty=0.7)


100

95
η (%)
90

85

80

75

70
40 105 170 235 300
Potência (W)

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 56
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 6
Conversores CC/CA – Inversor Monofásico de Meia
Ponte – Princípio de Funcionamento da PWM e do
Circuito de Potência

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 57
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Os conversores CC-CA, chamados de inversores, são sistemas que possibilitam a conversão de
uma tensão/corrente contínua em uma tensão/corrente alternada. Tais sistemas são
compostos por dispositivos semicondutores de potência operando como chaves, e por
elementos passivos (capacitores e indutores) interligados de tal forma que o fluxo de potência
entre a fonte de entrada e a fonte de saída possa ser controlado.

Iremos estudar os inversores do tipo fonte de tensão, que possuem a característica da


amplitude da tensão de saída ser menor ou igual à tensão da entrada da fonte CC. Neste guia
iremos estudar a topologia de inversor monofásico de meia ponte com ligação no ponto
centrado do capacitor do barramento.

Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático na aba “File -> Save As”,
especifique o nome do arquivo como Exp06_meia-[Link] e escolha a pasta na qual você
guardará todos os dados referentes a esse experimento.

2 – Modulação por Largura de Pulso – PWM


A modulação por largura de pulso (Pulse Width Modulation – PWM) consiste em gerar um sinal
equivalente a uma referência pré-estabelecida em um pulso de onda quadrada com frequência
constante e largura de pulso variável. Este tipo de modulação é essencial para o correto
controle do inversor. Basicamente consiste na comparação entre um sinal dente de serra (ou
triangular) com uma referência, cuja saída será o sinal quadrado correspondente a esta
comparação.

No LTspice, monte o circuito mostrado na Figura 56 clicando nos ícones indicados em vermelho,
ou utilizando os atalho apresentados no Experimento 01, para inserir cada componente ao
circuito. Os componentes e condutores estão em azul, as legendas dos condutores estão em
vermelho, as diretivas SPICE estão em verde e os atributos dos componentes estão em preto.

No circuito da Figura 56, será utilizado o amplificador operacional U1 para gerar o sinal PWM a
partir da comparação entre portadora e a modulante. Para inserir o amplificador operacional
U1, pressione <F2> ou clique no ícone para acessar o menu de componentes, e digite
‘UniversalOpamp2’, como mostra a Figura 55(a). Após clicar em OK, posicione o U1 no seu
esquemático. O ‘UniversalOpamp2’ pré-definido pelo LTspice possui um ganho (fator A) de
1Mega, suficiente para a nossa aplicação.

Também no circuito da Figura 56, será utilizado o buffer A1 responsável por gerar os sinais
PWM direto e complementar necessários para acionar as duas chaves do braço do inversor.
Para inserir o buffer A1, pressione <F2> ou clique no ícone para acessar o menu de

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 58
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
componentes, e digite ‘buf’, como mostra a Figura 55(b). Após clicar em OK, posicione o A1 no
seu esquemático. O ‘buf’ pré-definido pelo LTspice apresentará sinais de tensão entre 0 e 1 volt
nas suas saídas. Estes sinais serão amplificados mais à frente nesse Experimento.

(a) (b)
FIGURA 55

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente da Figura 56 para modificar seus atributos. Após clicar com o botão direito do
mouse sobre cada elemento, no “pop-up” que abrir, modifique seus atributos conforme
mostrado abaixo:

V1 e V2 V4
DC value[V]: 12 DC value[V]: 5

V3  Advanced  PULSE
Vinitial[V]: -10
Von[V]: 10
Tdelay[s]: 0
Trise[s]: {1/(2*fs)}
Tfall[s]: {1/(2*fs)}
Ton[s]: 0
Tperiod[s]: {1/fs}

Para esta primeira etapa do experimento, será considerado um tempo de duração de execução
de 1ms. Para definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation
Cmd’ e, no “pop-up” que abrir, insira 1m na caixa “Stop time”. Este procedimento gerará a
“SPICE Directive” ‘.tran 1m’ mostrada Figura 56.

Utilizaremos uma e frequência de chaveamento fs = 10kHz. Para declarar este parâmetro, é


necessário inserir uma “SPICE Directive” clicando no ícone e digitando ‘.param fs=10k’. Após
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 59
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
clicar em “OK”, posicione a “SPICE Directive” em qualquer lugar do esquemático, como pode
ser exemplificado no circuito final da Figura 56 que será montado para este experimento. A
sintaxe desse comando foi mostrada no Guia do Experimento 03.

voltage

UniversalOpamp2

buf
(vsw ) ( vm )

FIGURA 56

A primeira etapa deste experimento consiste em analisar o princípio de funcionamento do


circuito gerador de PWM mostrado na Figura 56. Com o esquemático final visto na Figura 56
pronto, o circuito está apto para ser simulado. Para executar a simulação, clique no ícone “Run”
. Preencha a Tabela 5 com os valores de ciclo de trabalho ( ton / Tsw ) obtido para q1 e q1/
quando se varia o valor da referencia V4 (modulante, vm ), sabendo que a fonte V3 é
responsável por gerar a triangular (portadora, vsw ). Faça as medições de intervalo de tempo do
sinal desejado seguindo os procedimentos apresentados na Figura 24 no Experimento 01.

TABELA 5

V4 (V) -9.9 -7 -5 -3 0 3 5 7 9.9


Ciclo de trabalho q1
Ciclo de trabalho q1/

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 60
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

3 – Inversor Monofásico de Meia Ponte


O inversor monofásico converte um sinal da forma contínua ( VCC ), CC, em alternada
monofásica ( vca ), CA, com uma ou mais fases.

O circuito a ser montado que representa o inversor monofásico de meia ponte é mostrado no
circuito da Figura 57. O circuito de modulação mostrado na Figura 56 servirá para gerar os
pulsos de controle deste circuito e deve ser montado junto ao circuito mostrado na Figura 57,
cujo circuito final é visto na Figura 58.

No circuito montado na Figura 56, substitua a função da fonte V4, que estava em DC, para a sua
função senoidal, SINE, com offset 0V, amplitude 9V e frequência 60Hz. As fontes “E” da Figura
57 consistem de fontes de tensão controladas, que irão representar o circuito de driver
(isolação e gatilho) para as chaves. As fontes ‘E’ são encontradas em e digitando-se ‘e’, e
devem ser configuras para terem ganhos iguais a 15, que é modificado ao clicar com o botão
direito do mouse sobre o componente e alterando “Value” para 15. Este ganho irá amplificar o
sinal de UM volt proveniente do buffer para que tenha tensão suficiente para polarizar as
chaves.

nmos

Carga (vca )
voltage
Barramento e
(VCC )

Filtro LC

FIGURA 57

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente para modificar seus atributos. Após clicar com o botão direito do mouse sobre
cada elemento, no “pop-up” que abrir, modifique seus atributos conforme mostrado abaixo:

V4 (Figura 58)  Advanced  SINE C1


DC offset[V]: 0 Capacitance[F]: 8u
Amplitude[V]: 9 Equiv. Series Resistance[]: 0.01
Freq[Hz]: 60
M1 e M2  Pick New MOSFET  IRF530
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 61
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
R1 e R2
Resistance[]: 100 E1 e E2
Value: 15
R3
Resistance[]: 10 V5 e V6
DC value[V]: 100
L1
Inductance[H]: 3.3m

O circuito final montado, que junta o circuito PWM (Figura 56) e o circuito de potência do
inversor de meia ponte (Figura 57), é mostrado na Figura 58.

Para esta simulação (Figura 58), será considerado um tempo de duração de execução de
100ms. Para definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation
Cmd’ e, no “pop-up” que abrir, insira 100m na caixa “Stop time”, ou clique com o botão direito
do mouse sobre a “SPICE Directive” ‘.tran <...>’ e altere o “Stop time” para 100m, o que gerará
a diretiva ‘.tran 100m’ mostrada Figura 58.

FIGURA 58

Com o esquemático final visto na Figura 58 pronto, o circuito está apto para ser simulado. Para
executar a simulação, clique no ícone “Run” .

Analise a tensão entre os pontos 1 e 0 do circuito ‘V(1)’, tensão de polo, e desenhe a FFT (Fast
Fourier Transform) da mesma na grade da Figura 60. Para fazer a análise da FFT do sinal
desejado, siga os passos 1-4 presentes na Figura 59(a). Já para plotar a FFT do sinal desejado na

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 62
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
escala linear das magnitudes, siga os passos 5-7 da Figura 59(b), onde no passo 5, o cursor do
mouse se transformará num ao passa-lo sobre o eixo. Vale salientar que, ao selecionar
“Linear” no passo 6, o eixo das magnitudes (eixo Y) apresentará os valores RMS das
componentes harmônicas dos sinais; multiplique por √2 para converter para amplitude.
1
4

3
2

(a)

7
6

5 – Botão direito

(b)
FIGURA 59

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 63
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

FIGURA 60

Os pontos 1 e 0 correspondem ao sinal de saída do inversor. É possível notar que este sinal é
quadrado (chaveado), onde existe uma tensão senoidal de baixa frequência modulada,
chamada de frequência fundamental. A carga deve ser alimentada com esta tensão de
frequência fundamental, eliminando-se as harmônicas de alta frequência (chaveamento). Para
isto, é utilizado um filtro passa-baixa LC de segunda ordem, formado pelos componentes L1 e
C1 (vide Figura 58). Veja as formas de onda da tensão ‘V(out)’ e corrente ‘I(R3)’ sobre a carga
R3 após a filtragem e represente dois ciclos destes sinais (no regime permanente) nos eixos
abaixo, incluindo os valores de pico das formas de onda desenhadas e o período da
fundamental.

Formas de onda de ‘V(out)’ e ‘I(R3)’:


V I

Varie o valor da amplitude da tensão de referência da fonte V4 e meça qual o valor RMS da
tensão obtida na tensão sobre a carga R3 do inversor ‘V(out)’. Preencha a Tabela 6 com os
valores medidos.
TABELA 6

Amplitude de V4 (V) 10 8 6 5 4 2 1
Tensão de saída ‘V(out)’ (Vrms)

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 64
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
O conceito de índice de modulação em amplitude ( m a ) é muito importante em se tratando de
inversores. O índice de modulação em amplitude é a razão entre o sinal de referência ( vm ) e a
amplitude da portadora ( vsw ) e relaciona a amplitude da componente fundamental da tensão
de saída gerada no inversor ( V ca1 ) com a tensão do barramento ( VCC ). A Figura 61 mostra os
sinais processados e produzidos no inversor, desde os sinais da PWM (a) e os sinais gerados na
saída do inversor (b). Os sinais apresentados são descritos nas Figura 56 e Figura 57. A partir
desse entendimento, o índice de modulação em amplitude e a amplitude da componente
fundamental da tensão de saída, para o inversor de meia ponte, são calculados como sendo:
V
ma  m
Vsw
V
Vca1  ma CC
2
A partir das equações acima, é possível dizer que o valor teórico para a amplitude da tensão de
saída do inversor corresponde ao que foi obtido na Tabela 6?

Resp.:

(a)

(b)

FIGURA 61

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 65
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

Laboratório de Eletrônica de Potência

Guia para Execução da Atividade Laboratorial

Experimento 7
Conversores CC/CA – Inversor Monofásico
Ponte Completa

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 66
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

1 – Introdução
Os conversores CC-CA, chamados de inversores, são sistemas que possibilitam a conversão de
uma tensão/corrente contínua em uma tensão/corrente alternada. Tais sistemas são
compostos por dispositivos semicondutores de potência operando como chaves, e por
elementos passivos (capacitores e indutores) interligados de tal forma que o fluxo de potência
entre a fonte de entrada e a fonte de saída possa ser controlado.

Iremos estudar os inversores do tipo fonte de tensão, que possuem a característica da


amplitude da tensão de saída ser menor ou igual à tensão da entrada da fonte CC. Neste guia
iremos estudar duas modulações para o inversor monofásico ponte completa usando ponte H.

Antes de iniciarmos, abra o LTspice e crie um novo esquemático em “File -> New Schematic”, ou
Ctrl+N ou clicando no ícone . Em seguida, salve o seu esquemático na aba “File -> Save As”,
especifique o nome do arquivo como Exp07_ponte-[Link] e escolha a pasta na qual você
guardará todos os dados referentes a esse experimento.

2 – Inversor Monofásico Ponte Completa


Com o inversor monofásico com ponte completa é possível obter níveis de tensões maiores na
amplitude da tensão de saída utilizando o mesmo valor de tensão do barramento visto para o
conversor meia ponte no Guia do Experimento 06. Neste estudo, iremos ver dois tipos de
modulação para o inversor ponte completa: a modulação bipolar e a unipolar. Na modulação
bipolar as chaves de cada braço são acionadas de forma diagonalizada, ou seja, as chaves q1 e
q2/, e q2 e q1/ são acionadas simultaneamente de modo a gerar apenas dois níveis de tensões
na saída, Figura 62(a). Já na modulação unipolar as chaves são acionadas dependendo da
polaridade que se deseja gerar na saída do inversor, ou seja, q1 e q2 possuem modulantes
defasadas de 180º entre si, o que gera níveis entre 0 e Vcc quando se quer gerar tensões
positivas na saída, e níveis entre 0 e –Vcc para se gerar tensões negativas na saída. Assim é
possível gerar três níveis de tensões na saída do inversor, Figura 62(b).

(a) (b)
FIGURA 62

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 67
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Primeiramente será montado o estágio de potência com o barramento CC, ponte H, filtro LC
passa-baixa e carga resistiva. No LTspice, monte o circuito mostrado na Figura 63 clicando nos
ícones indicados em vermelho, ou utilizando os atalho apresentados no Experimento 01, para
inserir cada componente ao circuito. Os componentes e condutores estão em azul, as legendas
dos condutores estão em vermelho, as diretivas SPICE estão em verde e os atributos dos
componentes estão em preto.

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente da Figura 63 para modificar seus atributos. Após clicar com o botão direito do
mouse sobre cada elemento, no “pop-up” que abrir, modifique seus atributos conforme
mostrado abaixo:

V5 e V6 L1
DC value[V]: 100 Inductance[H]: 3.3m

M1-M4  Pick New MOSFET  IRF530 C1


Capacitance[F]: 8u
E1-E4 Equiv. Series Resistance[]: 0.01
Value: 15
R5
R1-R4 Resistance[]: 10
Resistance[]: 100

Iin Ponte H
nmos

Carga
Iout
voltage
e V out
Vin
Barramento
Filtro LC

FIGURA 63

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 68
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

3 – PWM Bipolar
A modulação bipolar possui a vantagem de sua implementação ser simples, bastando utilizar
um único comparador e gerar o sinal complementar. Para analise do funcionamento do
inversor ponte completa com modulação bipolar, inclua o circuito PWM da Figura 64 ao circuito
de potência mostrado na Figura 63, cujo circuito final a ser montado é apresentado na Figura
65.

O circuito para esta modulação é o mesmo apresentado na Figura 2 do Guia do Experimento


06, que foi usado para gerar a modulação do inversor meia ponte já estudado. Para inserir o
amplificador operacional U1 e o buffer A1, pressione <F2> ou clique no ícone para acessar o
menu de componentes, e digite ‘UniversalOpamp2’ e ‘buf’, respectivamente. Após clicar em
OK, posicione o U1 e A1 no seu esquemático.

Após serem inseridos e posicionados, clique com o botão direito do mouse sobre cada
componente da Figura 64 para modificar seus atributos. Após clicar com o botão direito do
mouse sobre cada elemento, no “pop-up” que abrir, modifique seus atributos conforme
mostrado abaixo:

V1 e V2 V4  Advanced  SINE
DC value[V]: 12 DC offset[V]: 0
Amplitude[V]: 9
V3  Advanced  PULSE Freq[Hz]: 60
Vinitial[V]: -10
Von[V]: 10
Tdelay[s]: 0
Trise[s]: {1/(2*fs)}
Tfall[s]: {1/(2*fs)}
Ton[s]: 0
Tperiod[s]: {1/fs}

UniversalOpamp2
buf

FIGURA 64

Para esta primeira etapa do experimento, será considerado um tempo de duração de execução
de 100ms. Para definir essas condições de simulação, clique na aba ‘Simulate -> Edit Simulation
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 69
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Cmd’ e, no “pop-up” que abrir, insira 100m na caixa “Stop time”. Este procedimento gerará a
“SPICE Directive” ‘.tran 100m’ mostrada Figura 65.

Utilizaremos uma e frequência de chaveamento fs = 10kHz. Para declarar este parâmetro, é


necessário inserir uma “SPICE Directive” clicando no ícone e digitando ‘.param fs=10k’. Após
clicar em “OK”, posicione a “SPICE Directive” em qualquer lugar do esquemático, como pode
ser exemplificado no circuito final da Figura 65 que será montado para este experimento.

FIGURA 65

Com o esquemático final visto na Figura 65 pronto, o circuito está apto para ser simulado. Para
executar a simulação, clique no ícone “Run” . Analise a tensão entre os pontos 1 e 2 ‘V(1)’
(entre os braços) do circuito e desenhe a FFT da mesma na grade da Figura 66, com V4 senoidal
(SINE) de amplitude 9V e frequência 60Hz. Para o mesmo valor de tensão do barramento, veja
o ganho obtido na amplitude face ao visto para o inversor meia ponte. Para fazer a análise da
FFT do sinal desejado, siga os passos presentes na Figura 5 do Guia do Experimento 06.

FIGURA 66
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 70
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Varie o valor da amplitude da tensão de referência da fonte V4 e meça qual o valor RMS da
tensão obtida na tensão sobre a carga R5 ‘V(out)’ do inversor. Preencha a Tabela 7 com os
valores medidos.
TABELA 7

Amplitude de V4 (V) 10 8 6 5 4 2 1
Tensão de saída ‘V(out)’ (Vrms)

Com base nos que foi descrito como índice de modulação em amplitude na última parte do Guia
do Experimento 06, qual seria a expressão para a amplitude da tensão de saída que relaciona o
índice de modulação em amplitude com a tensão do barramento para o inversor ponte
completa? Valide a equação obtida com os resultados obtidos na Tabela 7.
Resp.:

Meça a eficiência do inversor para o mesmo operando com índice de modulação em amplitude
igual a 0,9. Meça o valor médio das variáveis de entrada (CC) (‘V(+bar,-bar)’ e ‘-I(V5)’) e RMS
das variáveis de saída (CA) (‘V(out)’ e ‘I(R5)’) para fazer este cálculo e os anote na Tabela 8.
Para obtenção dos valores médios desejados, siga os passos ilustrados na Figura 6 presente no
Guia do Experimento 02. Obs.: plote números inteiros de ciclos da fundamental para o cálculo
do valor médio pelo LTspice. Por exemplo, plote um intervalo entre 66,66ms a 100ms para
mostrar dois ciclos da senoide.
TABELA 8

Valor Medido
Iin (A)
Vin (V)
Iout (Arms)
Vout (Vrms)
η (%)

4 – PWM Unipolar
Na modulação unipolar, o chaveamento de cada braço é feito independentemente, mediante a
polaridade do sinal de saída a ser gerado. Assim é possível gerar três níveis de tensões na saída
do inversor, Figura 62(b). Na modulação unipolar, as chaves são acionadas dependendo da
polaridade que se deseja gerar na saída do inversor e podem ser divididas em dois tipos:
a) PWM Unipolar SEM Grampeamento: existe uma ação de acionamento e bloqueio tanto para q1
quando para q2 em um único período de chaveamento. Possui a vantagem de permitir uma
distorção harmônica menor na tensão gerada na saída do inversor, pois a forma de onda da tensão
terá uma frequência efetiva com o dobro da frequência de chaveamento.
b) PWM Unipolar COM Grampeamento: q1 é chaveada enquanto q2 é grampeada em 0 quando se
quer gerar tensões positivas na saída, já q2 é chaveada enquanto q1 é grampeada em 0 para se
gerar tensões negativas na saída. Esse caso possui a vantagem de propiciar ao inversor uma maior
eficiência, pois existe menos chaveamento comparado com as modulações bipolar e unipolar sem
grampeamento.
______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 71
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Para gerar as PWMs para este tipo de modulação unipolar, inclua o circuito PWM da Figura 67
ao circuito de potência mostrado na Figura 63, cujo circuito final a ser montado é apresentado
na Figura 68. Note que, para se ter a PWM Unipolar SEM Grampeamento, na fonte V3
“Vinitial[V]” deve ser -10, já para se ter a PWM Unipolar COM Grampeamento, na fonte V3
“Vinitial[V]” deve ser 0.

Para inserir os amplificadores operacionais U1-U2 e os buffers A1-A2, pressione <F2> ou clique
no ícone para acessar o menu de componentes, e digite ‘UniversalOpamp2’ e ‘buf’,
respectivamente. Após serem inseridos e posicionados, clique com o botão direito do mouse
sobre cada componente da Figura 67 para modificar seus atributos. Após clicar com o botão
direito do mouse sobre cada elemento, no “pop-up” que abrir, modifique seus atributos
conforme mostrado abaixo:

V1 e V2 V4  Advanced  SINE
DC value[V]: 12 DC offset[V]: 0
Amplitude[V]: 9
V3  Advanced  PULSE Freq[Hz]: 60
Vinitial[V]: -10 (0  COM grampeamento)
Von[V]: 10 E5
Tdelay[s]: 0 Value: -1
Trise[s]: {1/(2*fs)}
Tfall[s]: {1/(2*fs)}
Ton[s]: 0
Tperiod[s]: {1/fs}

0  COM grampeamento

FIGURA 67

O circuito completo, com modulação e circuito de potência, para a PWM unipolar, é mostrado
na Figura 68. O tempo de duração de execução da simulação de 100ms e a declaração da
frequência de chaveamento fs = 10kHz são os mesmos exemplificados na Figura 65.

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 72
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________

FIGURA 68

Com o esquemático final visto na Figura 68 pronto, o circuito está apto para ser simulado. Para
executar a simulação, clique no ícone “Run” . Para a PWM Unipolar SEM Grampeamento
verifique na saída do inversor, entre os pontos 1 e 2 ‘V(1)’, a quantidade de níveis gerados.
Quantos níveis de tensão são gerados entre os pontos 1 e 2 do conversor com este tipo de
modulação?
Resp.:

Veja as formas de onda da tensão ‘V(out)’ e corrente ‘I(R5)’ sobre a carga R5 após a filtragem e
represente dois ciclos destes sinais (no regime permanente) nos eixos abaixo, incluindo os
valores de pico das formas de onda desenhadas e o período da fundamental.

Formas de onda de ‘V(out)’ e ‘I(R5)’:


V I

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 73
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE – UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA – CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA – DEE
______________________________________________________________________________
Analise a tensão entre os pontos 1 e 2 (entre os braços) do circuito e desenhe a FFT da mesma
na grade da Figura 69, para os dois casos de modulação unipolar: SEM Grampeamento o COM
Grampeamento.

(a) SEM Grampeamento

(b) COM Grampeamento

FIGURA 69

Meça a eficiência do inversor para o mesmo operando com índice de modulação em amplitude
igual a 0,9 e para os dois casos de modulação unipolar: SEM Grampeamento o COM
Grampeamento. Meça o valor médio das variáveis de entrada (CC) (‘V(+bar,-bar)’ e ‘-I(V5)’) e
RMS das variáveis de saída (CA) (‘V(out)’ e ‘I(R5)’) para fazer este cálculo e os anote na Tabela 9.
TABELA 9

Valor Medido
SEM Grampeamento COM Grampeamento
Iin (A)
Vin (V)
Iout (Arms)
Vout (Vrms)
η (%)

Houve aumento na eficiência comparado com as duas modulações unipolar e a modulação


bipolar? Por quê?
Resp.:

______________________________________________________________________________
Rua Aprígio Veloso, 882 − Bairro Universitário − Campina Grande − PB − Brasil − CEP: 58429-900
Telefone: [UFCG] (83) 2101-1000 - [DEE] (83) 2101-1135 74

Você também pode gostar