Prof.
Douglas Henrique Siqueira Abreu
[Link]@[Link]
Organização e Arquitetura de Computadores
Arquitetura de Computadores
What is “Computer Architecture”
q Objetivos: estudar as instruções de uma máquina
real por meio de códigos escritos em linguagem de
montagem e de alto nível.
q Metodologia: estudar a linguagem de máquina
passo a passo até chegar a aspectos mais elaborados.
q Justificativa: construir um conjunto de instruções
que facilite o projeto tanto de hardware quanto de
software e que maximize a performance e minimize os
custos.
q Arquitetura do Computador = Conjunto de Instruções
(ISA) + Organização da Máquina
q Organização da máquina
q Ciclo de execução
q MIPS Comp. Systems, Inc. à Stanford, 1984
(Microprocessor without Interlocked Pipeline Stages/
Microprocessador sem estágios inter-bloqueados de pipeline)
q 1992 à comprada pela Silicon Graphics Inc.
q 1998 à MIPS Technologies Inc. em 1998
q Atualmente produz outros dispositivos eletrônicos
q Características do processador MIPS:
§ Implementa um pequeno conjunto de instruções simples
§ Cada instrução é executada em um único ciclo de clock
§ Utiliza a técnica de pipeline
§ Utiliza 32 registradores de 32 bits
q 111 instruções, representadas em 32 bits:
§ 21 Instruções aritméticas (+, -, *, /, %)
§ 8 Instruções lógicas (&, |, ~)
§ 8 Instruções de manipulação
§ 12 Instruções de comparação (>, <, =, >=, <=, ¬)
§ 25 Instruções branch/jump
§ 15 Instruções de load
§ 10 Instruções de store
§ 8 Instruções de move
§ 4 Instruções diversas (miscellaneous)
q Soma:
add a,b,c # A soma do conteúdo dos registradores b e c é
# colocada no registrador a
q Subtração:
sub a,b,c # A subtração do conteúdo dos registradores b e c
# é colocada no registrador a.
q Exemplos
Seja o seguinte segmento de código escrito em C que
contém as seguintes variáveis a, b, c, d e e:
a = b + c è add a, b, c
d = a – e è sub d, a, e
q Seja o código em C: f = (g + h) – (i + j)
q Código no MIPS:
add t0, g, h # t0 é uma variável temporária.
add t1, i, j # t1 é uma variável temporária.
sub f, t0,t1 # f recebe (g + h) – (i + j)= (t0 – t1)
q O MIPS tem 32 registradores de 32 bits numerados
da seguinte forma:
§ Registradores de variáveis, que devem ser preservados
(salvos na pilha):
$s0,$s1,$s2, ...
§ Registradores temporários:
$t0,$t1,$t2, ...
q A memória à um vetor unidirecional acessada por
meio de endereços
Mem(0) Mem(1) Mem(2) Mem(3) Mem(4) Mem(5) ..... Mem(n)
q Endereço de memória à formado por uma
constante associada ao conteúdo de um registrador:
Constante($Registrador)
q A função de transferência de dados da memória para
o registrador é conhecida como load
q MIPS à load word ou simplesmente lw
q A função de transferência de dados do registrador
para a memória é conhecida como store
q MIPS à store word ou simplesmente sw
q Formatos:
lw $t0, Constante($S0)
sw $S1, Constante($S2)
q Constante da instrução à deslocamento
q O registrador cujo valor armazenado é somado a
essa constante é chamado de registrador base
q MIPS à armazena palavras de 32 bits (4 bytes)
q Endereçamento de memória é sempre múltiplo de 4
q Para obter o correto deslocamento no registrador
base $s3, deveríamos 8X4 = 32, dessa forma seria
deslocado para o vetor A[8]:
lw $t0, 32($s3) # registrador $t0 recebe A[8]
add $s1, $s2, $t0 # g recebe h + A[8]
