1

Relatório da Prática 1: Portas Lógicas

Autora: Maria Edivânia Neres de Sousa
Afiliação: Universidade Federal do Piauí (UFPI)
E-mail: edneres@[Link]
Resumo – A prática baseia-se na análise (por I. OBJETIVO
meio de tabelas verdade, expressões booleanas e ● Usar a Lógica e a Álgebra de Boole para
a Álgebra de Boole) e na utilização de portas modelar sistemas digitais;
lógicas (através de diagramas lógicos e elétricos,
● Implementar funções lógicas por meio de
além de circuitos integrados - CI's) para portas lógicas elementares;
modelar sistemas digitais a partir de dois
valores em três diferentes montagens. As portas ● Construir tabelas verdade antes e depois das
lógicas em questão são as NOT, AND, OR simulações, a partir dos resultados
esperados e dos resultados obtidos,
(portas fundamentais), NAND, NOR, XOR e respectivamente;
XNOR. A primeira montagem é uma porta
NOR de duas entradas; a segunda montagem ● Desenvolver diagramas lógicos e diagramas
trata-se de três modos distintos de um circuito elétricos nos softwares;
com portas XOR/XNOR; e a terceira montagem ● Montar o circuito lógico com os CI's
é um circuito com portas AND, NOT e OR. necessários, testá-lo e desmontá-lo
corretamente;
Palavras-chave—porta(s) lógica(s), expressão,
funções lógicas, sinais de entrada, saída, CI, ● Depurar o circuito lógico que não funcione
como esperado, de acordo com a tabela
diagrama lógico.
verdade;
Abstract - The practice is based on analysis
(through truth tables, Boolean expressions and
II. MATERIAL UTILIZADO
Boolean Algebra) and on the use of logic gates
(through logic and electrical diagrams, in ● CI's: 7402, 7404, 7408, 7432 e 7486;
addition to integrated circuits - IC's) to model ● Fios e jumpers;
digital systems from two values in three different ● Softwares: Logisim, Constructor Virtual e
assemblies. The logic gates in question are NOT, Multisim;
AND, OR (fundamental gates), NAND, NOR, ● Kit Básico de Eletrônica Digital.
XOR and XNOR. The first assembly is a two-
input NOR gate; the second assembly is about III. RESUMO
three different modes of a circuit with
XOR/XNOR gates; and the third assembly is a
circuit with AND, NOT and OR gates. Introdução
Key Words – logical port(s), expression, logical
functions, input signals, output, IC's, logical Portas lógicas combinam entradas de sinais
diagram. elétricos (0s - nível baixo, falso, desligado - e 1s -
nível alto, verdadeiro, ligado) para a geração de
uma única saída a partir de uma lógica booleana,
podendo ser utilizadas articuladas com outras, a
fim de gerarem expressões mais complexas.
Com a álgebra booleana é possível extrair uma
expressão de um circuito lógico, podendo ainda ser
simplificada, com o objetivo de utilizar menos
portas lógicas e, posteriormente, menos fios.
 2
As portas NOT, AND e OR são elementares, ou
seja, a partir destas é possível montar outras lógicas
e realizar outras operações, tais como: NOR,
NAND, XOR e XNOR.
A porta lógica NOT é uma porta inversora, ou
seja, inverte (nega) o único sinal de entrada, ou de
0 para 1 ou de 1 para 0.

TABELA I
Tabela Verdade da porta NOT
A porta lógica OR é uma porta de duas ou mais
entradas que realiza uma operação lógica -
A S
simbolizada por “+” - que resulta em nível baixo
0 1 apenas no caso de todos os sinais de entrada
estarem também em nível baixo. Assim, é possível
1 0 inferir que se pelo menos um dos sinais de entrada
de uma porta OR estiver em nível alto a sua saída
Figura 1. Pinagem do CI 7404 (porta NOT) também estará em nível alto.

Figura 3. Pinagem do CI 7432 (porta OR)

A porta lógica AND é uma porta de duas ou mais

entradas que realiza uma operação lógica -
A porta lógica NAND realiza uma operação
simbolizada por “.” - que resulta em nível alto
lógica inversa à porta AND (NAND = Not And,
apenas no caso de todos os sinais de entrada
negação de AND). A partir disso, é possível inferir
estarem também em nível alto. Assim, é possível
que a saída em nível baixo é gerada se, e somente
inferir que se pelo menos um dos sinais de entrada
se, todos os sinais de entrada estiverem em nível
de uma porta AND estiver em nível baixo a sua
alto, tendo por consequência uma saída em nível
saída também estará em nível baixo.
alto se pelo menos um dos sinais de entrada estiver
em nível baixo.

Figura 2. Pinagem do CI 7408 (porta AND)

TABELA II
Tabela Verdade das portas AND e NAND
 3

A B A⋅B A⋅B

0 0 0 1

0 1 0 1

1 0 0 1

1 1 1 0

Figura 4. Pinagem do CI 7403 (porta NAND)

A porta lógica XOR realiza uma
operação lógica - simbolizada por ⊕
- em que a saída em nível alto é
gerada se, e somente se, a quantidade
de sinais de entrada em nível alto
for um número ímpar, caso contrário
a saída estará em nível baixo.

Figura 6. Pinagem do CI 7486 (porta XOR)

A porta lógica NOR realiza uma operação lógica

inversa à porta OR (NOR = Not Or, negação de
OR). A partir disso, é possível inferir que a saída
em nível alto é gerada se, e somente se, todos os
sinais de entrada estiverem em nível baixo, tendo
por consequência uma saída em nível baixo se pelo
menos um dos sinais de entrada estiver em nível
alto.

TABELA III
Tabela Verdade das portas OR e NOR A porta lógica XNOR realiza uma operação
lógica - simbolizada por ⊕- em que, ao contrário
A+ B A+ B da porta lógica XOR, a saída em nível alto é gerada
A B
se, e somente se, a quantidade de sinais de entrada
0 0 0 1 em nível alto for um número par, caso contrário a
saída estará em nível baixo.
0 1 1 0

1 0 1 0

1 1 1 0
Figura 5. Pinagem do CI 7402 (porta NOR)
 4
TABELA IV
Tabela Verdade das portas XOR e XNOR Figura 8. Diagrama Lógico da porta NOR de duas entradas.
_____
A B A⊕B A ⊗B

0 0 0 1

0 1 1 0

1 0 1 0
Com isso, a seguinte expressão lógica faz-se
1 1 0 1 verdadeira:

S= ( A +B )( 1 )
Figura 7. Pinagem do CI 7466 (porta XNOR)

○ Diagrama Elétrico
Foi utilizado para o circuito em questão o CI
7402. A Fig. 2 mostra o seu funcionamento, no
qual - da esquerda para a direita - as entradas são
representadas pelas chaves 1 e 2, enquanto a saída
é representada pelo LED 1.
Figura 9. Diagrama Elétrico da porta NOR de duas entradas.

Para a construção real de um circuito, é

necessário utilizar chaves, que determinarão o nível
lógico das entradas, leds, que indicarão o nível
lógico da saída e os CI's indicados, além dos fios
para as ligações e o Kit Básico de Eletrônica
Digital. Tudo de acordo com o diagrama elétrico.
Já para a verificação do funcionamento de um
circuito, é necessário a utilização de tabelas, uma
Tabela Verdade, contendo as saídas esperadas para ○ Verificação do funcionamento
as combinações de entradas, e uma Tabela de Verificar e preencher a Tabela V logo abaixo.
Verificação com as reais saídas para tais
combinações de entradas.

Montagens

➢ Montagem 1: Porta NOR de duas entradas

○ Descrição do funcionamento
A porta lógica NOR de duas entradas terá em sua
saída um sinal de nível alto quando ambas as
entradas estiverem em nível baixo, tal qual é TABELA V
evidenciado na Fig. 8 referente ao Diagrama Tabela de Verificação da porta NOR de duas
Lógico. entradas. A = chave 1, B = chave 2 e
 5
“Verificação” = LED 1. Figura 11. Diagrama Elétrico de duas portas XOR em
cascata, com a saída de uma conectada à entrada de outra.
A B Saída Verificação
(S) (V)

0 0 1 1

0 1 0 0

1 0 0 0

1 1 0 0

○ Verificação do funcionamento
➢ Montagem 2: Porta XOR/XNOR Verificar e preencher a Tabela VI logo abaixo.

Modo 1 TABELA VI
Portas XOR de três entradas A, B e C. Tabela de Verificação de duas portas XOR em
cascata. A = chave 1, B = chave 2,
○ Descrição do funcionamento C = chave 3 e V = LED 5.
Não há uma porta XOR de três entradas, logo, A B C S V
utilizou-se duas portas XOR de duas entradas em
cascata, conectando-se a saída da primeira porta 0 0 0 0 0
XOR em uma entrada de outra porta XOR. A saída
estará em nível alto quando houver um número 0 0 1 1 1
ímpar de entradas também em nível alto. A Fig. 10
0 1 0 1 1
apresenta o Diagrama Lógico.
Figura 10. Diagrama Lógico duas portas XOR em cascata.
0 1 1 0 0

1 0 0 1 1

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

Com isso, a seguinte expressão lógica faz-se

verdadeira: Modo 2
Duas portas XOR de duas entradas, com C = 0.
S= AB C+ A B C+ A BC + ABC ( 2 )
○ Descrição do funcionamento
○ Diagrama Elétrico Utilizou-se duas portas XOR de duas entradas em
Foi utilizado para o circuito em questão o CI cascata, conectando-se a saída da primeira porta
7486. A Fig. 11 mostra o seu funcionamento, no XOR em uma entrada de outra porta XOR, na qual
qual - da esquerda para a direita - as entradas são a segunda entrada desta permanecerá conectada ao
representadas pelas chaves 1, 2 e 3, enquanto a GND, ou seja, estará permanentemente em nível
saída é representada pelo LED 5. lógico baixo. A Fig. 12 evidencia o Diagrama
Lógico do circuito em questão.
 6
Figura 12. Diagrama Lógico de duas portas XOR de duas
entradas em cascata, com C = 0. A B C S V

0 0 0 0 0

0 1 0 1 1

1 0 0 1 1

1 1 0 0 0
Com isso, a seguinte expressão lógica faz-se
verdadeira:
Modo 3
S= A B C+ A BC ( 3 ) Duas portas XOR de duas entradas, com C = 1.

○ Diagrama Elétrico ○ Descrição do funcionamento

Foi utilizado para o circuito em questão o CI Utilizou-se duas portas XOR de duas entradas em
7486. A Fig. 13 mostra o seu funcionamento, no cascata, conectando-se a saída da primeira porta
qual - da esquerda para a direita - as entradas são XOR em uma entrada de outra porta XOR, na qual
representadas pelas chaves 1 e 2, enquanto a saída a segunda entrada desta permanecerá conectada ao
é representada pelo LED 8, com a segunda entrada VCC, ou seja, estará permanentemente em nível
da segunda porta XOR conectada ao GND. lógico alto. A Fig. 14 evidencia o Diagrama Lógico
do circuito em questão.
Figura 13. Diagrama Elétrico de duas portas XOR em
cascata, com a saída de uma conectada à entrada de outra e
Figura 14. Diagrama Lógico de duas portas XOR de duas
com uma terceira entrada conectada ao GND.
entradas em cascata, com C = 1.

Com isso, a seguinte expressão lógica faz-se

○ Verificação do funcionamento verdadeira:
Verificar e preencher a Tabela VII.
S= AB C+ ABC ( 4 )

○ Diagrama Elétrico
Foi utilizado para o circuito em questão o CI
7486. A Fig. 15 mostra o seu funcionamento, no
qual - da esquerda para a direita - as entradas são
representadas pelas chaves 1 e 2, enquanto a saída
é representada pelo LED 8, com a segunda entrada
TABELA VII da segunda porta XOR conectada ao VCC.
Tabela de Verificação de duas portas XOR de duas
entradas em cascata, com C = 0. Figura 15. Diagrama Elétrico de duas portas XOR em
Sem linhas repetidas. cascata, com a saída de uma conectada à entrada de outra e
com uma terceira entrada conectada ao VCC.
A = chave 1, B = chave 2 e V = LED 8.
 7

Com isso, a seguinte expressão lógica faz-se

verdadeira:
○ Verificação do funcionamento
Verificar e preencher a Tabela VIII logo abaixo. S= AB+ AB (5 )

TABELA VIII É possível notar que que tal circuito funciona

Tabela de Verificação de duas portas XOR de como uma porta XNOR, que possui sinal de saída
duas entradas em cascata, com C = 1. em nível alto quando os sinais de entrada são
Sem linhas repetidas. iguais.
A = chave 1, B = chave 2 e V = LED 8.
A B C S V ○ Diagrama Elétrico
Foram utilizados para o circuito em questão os
0 0 1 1 1 CI's 7404, o 7408 e o 7432. A Fig. 17 mostra o seu
funcionamento, no qual - da esquerda para a direita
0 1 1 0 0 - as entradas são representadas pelas chaves 1 e 2,
enquanto a saída é representada pelo LED 8.
1 0 1 0 0
Figura 17. Diagrama Elétrico de duas portas NOT conectadas
1 1 1 1 1 a uma porta AND e outra porta AND, ambas conectadas a
uma porta OR.

➢ Montagem 3: Circuito com portas AND,

NOT e OR

○ Descrição do funcionamento
Utilizou-se duas portas NOT, duas portas AND de
duas entradas e uma porta OR de duas entradas.
Conectou-se as duas portas inversoras na primeira
porta AND e a sua saída foi conectada à primeira
entrada da porta OR, em seguida, conectou-se a
segunda porta AND na segunda entrada da porta
OR. A Fig. 16 evidencia o Diagrama Lógico do ○ Verificação do funcionamento
circuito em questão. Verificar e preencher a Tabela X.

Figura 16. Diagrama Lógico de duas portas NOT conectadas

a uma porta AND e outra porta AND, ambas conectadas a
uma porta OR. TABELA X
Tabela de Verificação de duas portas NOT
conectadas a uma porta AND e outra porta AND,
ambas conectadas a uma porta OR.
 8
A = chave 1, B = chave 2 e V = LED 8. 1) Comentar a diferença entre diagrama
lógico, diagrama de pinos e diagrama
A B S V
elétrico.
0 0 1 1 O diagrama lógico é uma representação
gráfica das operações lógicas NOT, AND
0 1 0 0 e OR. O diagrama de pinos é uma
representação gráfica de CI's , no qual
1 0 0 0 utiliza também diagramas lógicos,
1 1 1 1 permitindo a visualização mais objetiva da
disposição física das entradas e saídas das
portas lógicas e os seus pinos
correspondentes. Já o diagrama elétrico é
uma simulação da montagem de um
IV. DISCUSSÕES E CONCLUSÕES circuito na realidade, utilizando fios, CI's,
A partir da realização dessa primeira chaves e etc.
prática/experimentação, foi possível notar uma
grande diferença entre a montagem de um 2) Como obter uma porta AND de três
diagrama lógico e a montagem de um circuito entradas a partir de portas AND de duas
lógico no Kit Básico de Eletrônica Digital, já que
entradas?
neste é necessário haver todo um planejamento
quanto ao espaço, com o objetivo de deixar os fios, É possível obter-se ao combinar-se duas
jumpers e CI's o mais organizados possível para portas AND em cascata, tal qual a Fig. 18
uma melhor visualização do sistema e uma logo abaixo, sendo a saída da primeira
possível busca por falhas posteriormente; além de porta AND a entrada da outra.
todo um planejamento lógico para evitar a queima
de equipamentos.
Figura 18. Diagrama Lógico de uma porta AND de
Nas montagens é fácil verificar a mudança de três entradas.
estado do sinal de saída a partir dos LED's
(localizados na parte superior do Kit), por meio da
mudança de estado das chaves (localizadas na
parte inferior) que são responsáveis pelos sinais de
entrada.
Os possíveis arranjos das entradas tiveram os
seus respectivos sinais de saída corretos, fato este
que foi verificado por meio da Tabela de
Verificação obtida a partir do circuito lógico e da
prática. 3) Como é possível obter uma função
NAND de três entradas a partir de portas
NAND de duas entradas?
É possível obter-se ao combinar-se três
portas NAND de duas entradas, tal qual a
Fig. 19 evidencia , seguindo a seguinte
lógica:

1ª Porta NAND
V. QUESTÕES Sentrada =A . B ⇒S saída =AB ( 6 )

2ª Porta NAND
 9
Sentrada =AB . AB ⇒ Ssaída =AB ( 7 ) 11ª ED. PEARSON PRENTICE HALL, 2011.
CAPÍTULO 3.
3ª Porta NAND
Sentrada =AB . C ⇒ Ssaída =ABC ( 8 )

Figura 19. Diagrama Lógico de uma porta NAND de

três entradas.

VI. REFERÊNCIAS
[1] TOCCI, RONALD JR.; WIDNER, NEAL, S.;
MOSS, GREGORY L. SISTEMAS DIGITAIS.