REVISION

EXAMEN ARCHI 2 DE L’ANNEE 2018 / 2019

SUJET + CORRIGE

ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE

USTHB Archi2 L2A
Département d’informatique 2018/2019
EXAMEN FINAL
(SUJET)
Exercice 1 : (8.0 points)
Soit le circuit d’interface suivant dénommé ARCH_2019 permettant l’échange de données entre le microprocesseur
et un type spécifique de périphérique.
Où :
D7-D0
D7 – D0 : lignes de données bidirectionnelles
CS1 CS1 , CS0 : Lignes de sélection du circuit d’interface (Chip
CS0 select)
A2, A1, A0 : Lignes d’adresse
A2 INTRPT : Ligne de requête d’interruption
A1 (INTRPT = 0 pas de requête,
A0
INTRPT = 1 ARCHI_2019 envoie une requête )
INTRPT

La première adresse d’E/S affectée à ARCH_2019 est A2D8H. La ligne IRQ7 du PIC, dont l’adresse impaire est C083H,
est réservée pour les requêtes de ce circuit d’interface. (on suppose qu'il y'a un seul PIC).

a) Peut-on connaître le nombre de registres internes dans ce circuit d’interface ? si oui, donner ce nombre, sinon
argumenter;
b) Peut-on connaître le nombre d’adresses d’E/S de ce circuit d’interface ? si oui, donner ces adresses, sinon
argumenter;;
c) Programmer en assembleur le PIC de telle sorte les requêtes provoquées par la ligne INTRPT auront la priorité
la plus élevée dans le PIC ;
d) Donner le schéma de câblage du décodeur d'adresse du circuit ARCH_2019. (utiliser seulement des portes OR
à 4 entrées et des inverseurs)

ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE

Exercice 2 : (6.0 points)
a) Ecrire un programme dans lequel figure une nouvelle routine d’interruption 1CH qui permet, si elle est
déroutée, d'écrire, toutes les 10 sec, dans la case mémoire REQUETES les requêtes demandées qui ne sont pas
en service ou les requêtes en service qui ne sont pas demandées dans le pic esclave de votre micro-ordinateur
qui a comme adresse impaire A1H. Le code de déroutement et les initialisations nécessaires pour le quantum
de temps doivent apparaître dans votre programme.
b) A quel moment, ce pic esclave sait qu'il est esclave ?

Exercice 3 : (6.0 points)

Soit la séquence d’instructions suivante : La requête irq4 du pic maître de votre
4000:0200 mov ax, 6000H pc est provoquée pendant l’exécution
mov ss , ax de l’instruction mov bx,ax
mov sp , 0FD0H
push sp
popf
mov bx, ax
mov usthb, bx
le contenu d’une partie de la mémoire centrale est :
0000:0000 68 10 A7 00 8B 01 70 00-16 00 91 03 8B 01 70 00 h.....p.......p.
0000:0010 8B 01 70 00 B9 06 0C 02-40 07 0C 02 FF 03 0C 02 ..p.....@.......
0000:0020 46 07 0C 02 EC 06 4D 05-3A 00 91 03 54 00 91 03 F.....M.:...T...
0000:0030 6E 00 91 03 88 00 91 03-A2 00 91 03 FF 03 0C 02 n...............
0000:0040 A9 08 0C 02 A4 09 0C 02-AA 09 0C 42 5D 04 0C 02 ............]...
0000:0050 B0 09 0C 12 0D 02 DB 02-C4 09 0C 02 8B 05 0C 02 ................
a) Donner juste à l’entrée de la routine d’interruption de la irq4: PSW, CS, IP, SS, SP et le contenu de la pile.
b) Citer les instructions qui figurent certainement dans la routine d’interruption de la irq4.
c) Selon le contenu de la mémoire donné ci-dessus, donner l’adresse physique (cs : ip) de la première instruction
de la routine d’interruption du clavier de votre pc.
d) Quel est, en hexadécimal, le N° de la requête envoyé par le PIC maître au µP quand cette requête (irq4) est
acceptée?
ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE
USTHB Archi2 L2A
Département d’informatique 2018/2019
EXAMEN FINAL
(SUJET + CORRIGE)
Exercice 1 : (8.0 points)
Soit le circuit d’interface suivant dénommé ARCH_2019 permettant l’échange de données entre le microprocesseur
et un type spécifique de périphérique.
Où :
D7-D0
D7 – D0 : lignes de données bidirectionnelles
CS1 CS1 , CS0 : Lignes de sélection du circuit d’interface (Chip
CS0 select)
A2, A1, A0 : Lignes d’adresse
A2 INTRPT : Ligne de requête d’interruption
A1 (INTRPT = 0 pas de requête,
A0
INTRPT = 1 ARCHI_2019 envoie une requête )
INTRPT

La première adresse d’E/S affectée à ARCH_2019 est A2D8H. La ligne IRQ7 du PIC, dont l’adresse impaire est C083H,
est réservée pour les requêtes de ce circuit d’interface. (on suppose qu'il y'a un seul PIC)
a) Peut-on connaître le nombre de registres internes dans ce circuit d’interface ? si oui, donner ce nombre, sinon
argumenter;
NON, car comme on l'a vu avec le PIC : à une même adresse peuvent être associés plusieurs registres si
d'autres conditions sont également utilisées
b) Peut-on connaître le nombre d’adresses d’E/S de ce circuit d’interface ? si oui, donner ces adresses, sinon
argumenter;;
OUI, ces adresses sont : A2D8H - A2D9H - A2DAH - A2DBH - A2DCH - A2DDH - A2DEH - A2DFH
c) Programmer en assembleur le PIC de telle sorte les requêtes provoquées par la ligne INTRPT auront la priorité la
plus élevée dans le PIC ;
mov dx , 0c082h ; ocw2
mov al , 0c6h
out dx , al
ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE
d) Donner le schéma de câblage du décodeur d'adresse du circuit ARCH_2019. (utiliser seulement des portes OR
à 4 entrées et des inverseurs)

A15
A14
A13 OR
A12 OR Cs1
A11
A10
A9 OR
CS0
A8
A7
A6
OR A2
A5
A4 A1
A3 A0
A2
A1 OR
A0

M/IO

A1 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

5

1 0 1 0 0 0 1 0 1 1 0 1 1 X X X

ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE

Exercice 2 : (6.0 points)
a) Ecrire un programme dans lequel figure une nouvelle routine d’interruption 1CH qui permet, si elle est déroutée,
d'écrire, toutes les 10 sec, dans la case mémoire REQUETES les requêtes demandées qui ne sont pas en service ou les
requêtes en service qui ne sont pas demandées dans le pic esclave de votre micro-ordinateur qui a comme adresse
impaire A1H. Le code de déroutement et les initialisations nécessaires pour le quantum de temps doivent apparaître
dans votre programme.
b) A quel moment, ce pic esclave sait qu'il est esclave ?

a)
data segment derout proc near b)
compt db 182 mov ax , seg int_1ch Ce pic sait qu'il est esclave à partir
de icw4 (dés que icw4 est initialisé)
REQUETES db ? mov ds , ax
data ends lea dx , int_1ch
mov ah , 25h
pile segment stack
dw 64 dup(?) mov al , 1ch
tos label word int 21h
pile ends ret
derout endp
code segment
assume cs: code , ds , data , ss: pile
start: mov ax , data
int_1ch: dec compt
jnz sortir mov ds , ax
mov al , 0ah mov ax , pile
out 0a0h , al mov ss , ax
in al , 0a0h mov sp , offset tos
mov bl , al call derout
mov al , 0bh
encore: jmp encore
out 0a0h , al
in al , 0a0h code ends
xor al , bl end start
 Exercice 3 : (6.0 points)
Soit la séquence d’instructions suivante : La requête irq4 du pic maître de votre
4000:0200 mov ax, 6000H pc est provoquée pendant l’exécution
mov ss , ax de l’instruction mov bx,ax
mov sp , 0FD0H
push sp
popf
mov bx, ax
mov usthb, bx
le contenu d’une partie de la mémoire centrale est :
0000:0000 68 10 A7 00 8B 01 70 00-16 00 91 03 8B 01 70 00 h.....p.......p.
0000:0010 8B 01 70 00 B9 06 0C 02-40 07 0C 02 FF 03 0C 02 ..p.....@.......
0000:0020 46 07 0C 02 EC 06 4D 05-3A 00 91 03 54 00 91 03 F.....M.:...T...
0000:0030 6E 00 91 03 88 00 91 03-A2 00 91 03 FF 03 0C 02 n...............
0000:0040 A9 08 0C 02 A4 09 0C 02-AA 09 0C 42 5D 04 0C 02 ............]...
0000:0050 B0 09 0C 12 0D 02 DB 02-C4 09 0C 02 8B 05 0C 02 ................
a) Donner juste à l’entrée de la routine d’interruption de la irq4: PSW, CS, IP, SS, SP et le contenu de la pile.
b) Citer les instructions qui figurent certainement dans la routine d’interruption de la irq4.
c) Selon le contenu de la mémoire donné ci-dessus, donner l’adresse physique (cs : ip) de la première instruction
de la routine d’interruption du clavier de votre pc.
d) Quel est, en hexadécimal, le N° de la requête envoyé par le PIC maître au µP quand cette requête (irq4) est
acceptée?
a) psw = 0cd0h contenu de la pile
cs = 0391h 6000:0fca 020c <---
ip = 006eh 6000:0fcc 4000
ss = 6000h 6000:0fce 0fd0
sp = 0fcah 6000:0fd0

b) mov al , 20h c) cs:ip = 054d:06ec d) N° requête irq4 = 0ch

out 20h , al
ARCHI 2 2019/2020 L2 section A Mr M.S AYACHE
iret