TD D’ELECTRONIQUE NUMERIQUE

Exercice 1: Réalisation de fonctions avec des portes NAND

Soit la fonction logique définie par la table de vérité suivante :

A B F
0 0 1
0 1 0
1 0 1
1 1 1
Donner le schéma de cette fonction en utilisant uniquement des portes NON-ET.

Exercice 2: Réalisation de circuits à l’aide de portes NAND à 2 entrées

1) Réaliser une porte NAND à 3 entrées avec des portes NAND à 2 entrées.
2) Réaliser la fonction suivante en utilisant uniquement des portes NAND à 2 entrées : y = ba + dcb

Exercice 3 : Réalisation de fonctions logiques à l’aide de portes NAND et NOR

On considère la fonction logique suivante : f = XY + XZ + YZ

1) Déterminer sa forme minimale disjonctive et conjonctive.

2) Réaliser la fonction simplifiée à l’aide d’opérateurs NAND.
3) En déduire le circuit à base d’opérateurs NOR.
4) Retrouver ce résultat à partir de l’expression de la fonction.

Exercice 4 (propositions logiques)

Exprimer par une proposition logique que

1) Les variables A, B, C, D sont toutes égales à 1

2) Toutes les variables A, B, C, D sont nulles
3) Au moins l’une des variables A, B, C, D est égale à 1
4) Au moins l’une des variables A, B, C, D est égale à 0

Exercice 5: Mise sous forme "somme-de-produits" standard d’une fonction logique

Déterminer la forme somme-de-produits (ou disjonctive) standard (ou canonique) de la fonction

suivante :
f= AB + ABCD

Exercice 6: Mise sous forme "somme-de-produits" standard d’une fonction logique puis sous
forme "produit-de-sommes" standard

Soit la fonction logique définie par : F(A,B,C) = 1 si une variable et une seule est égale à 1.

Déterminer :
1) sa forme disjonctive standard
2) sa forme conjonctive standard
Exercice 7: Mise sous forme "somme-de-produits"

Soit la fonction logique définie par : F(A,B,C) = 1 si le nombre de variable à 1 est paire.
Montrer que cette fonction est un OU EXCLUSIF à 3 entrées.

Exercice 8 : Formes disjonctive et conjonctive d’une fonction logique

Soit la fonction logique de 3 variables définie par : f = A+BC

1) Donner sa forme disjonctive ("somme-de-produits") standard.
2) En déduire sa forme conjonctive ("produit-de-sommes") standard.
3) Donner sa table de vérité.

Exercice 9 (valeurs d’une fonction logique)

Soit la fonction logique suivante, de 4 variables A, B, C et D :

f(A,B,C,D) = (A+B+C+D).(A+B+C+D).(A+B+C+D)
Indiquer pour quelles valeurs des variables d’entrée la fonction vaut 0

Exercice 10 (table de vérité)

Déterminez les valeurs binaires des variables A, B et C pour lesquelles la somme de produits
standard suivante est égale à 1 : ABC + ABC + ABC
En déduire la table de vérité de cette fonction.

Exercice 11 (valeurs d’une fonction logique, table de vérité et simplification de fonctions)

1. Soit F(A,B,C)= AB + ABC + AC . Que valent F(0,1,1), F(1,1,0) et F(1,0,0) ?

2. Vérifier la propriété d’absorption du complément, à l’aide des tables de vérités des 2
fonctions à gauche et à droite du signe = de la relation : AB + B = A + B
3. Soit F(A,B,C)= AB + AB + AC . En précisant à chaque fois les propriétés utilisées, montrer
que F(A,B,C) = A .
4. Soit F(A,B,C)= ABC + ABC + ABC + ABC + ABC . En précisant à chaque fois les
propriétés utilisées, montrer que F(A,B,C) = A + BC .

Exercice 12(simplification de fonctions logiques)

En utilisant l’algèbre booléenne, simplifier les expressions suivantes (en les mettant sous forme
somme-de-produits) :

F1 = [AB(C+BD)+AB]C F5 = ABC + (A+B+C) + ABCD

F2 = ABC + ABC + ABC + ABC + ABC F6 = ABCD + AB(CD) + (AB)CD
F3 = AB + AC + ABC F7 = ABC(AB + C(BC + AC))
F4 = BD + B(D+E) + D(D+F) F8 = (B + BC)(B + BC)(B+D)

F5 = (ab).(a(b+c)) F9 = abc + abc + abc + abc

F10 = abc + abc + ab+c F10 =abcd + abcd + abcd + abcd + a b cd + a b c d + a b c d + a b c d
F12 = b.d +c.d +c.d +a.b.c.d +a.b.c F13 = a.c +a.b.c +a.b.d +a.b.c.d
Exercice 13(table de vérité, forme somme-de-produits et produit-de-sommes)

Soit F(A,B,C) définie par sa table de vérité :

A B C F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Donner la forme canonique (ou standard) conjonctive et disjonctive de F.

Exercice 14(simplification de fonctions)

F1 = (A+B)(A+B) ; F2 = A(C+D) + (A+C)(B+C+D) ; F3 = ABC + ABC + A(BC + BC)

Exercice 15(simplification de fonctions)

Mettre les fonctions logiques suivantes sous forme disjonctive simplifiée.

y1 = fec + fecb + fca + ecb + eca + fca

y2 = (cb) . (c(b+a))

y3 = (c + a)(b + a)(c + b + a) + cba

Exercice 16: Mise sous forme "somme-de-produits" standard d’une fonction logique puis
sous forme "produit-de-sommes" standard

1) Déduire la fonction booléenne simplifiée (forme "somme de produits", ou disjonctive) de la table

de vérité suivante :
A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

2) Retrouver ce résultat à l’aide d’un tableau de Karnaugh

Exercice 17: Simplification d’une fonction logique par la méthode de Karnaugh

1) Soit la fonction logique suivante : F1(a, b, c, d) = Σ (1, 2, 3, 4, 5, 9, 10, 11, 12, 13)
a) La simplifier par la méthode de Karnaugh en utilisant 2 regroupements possibles.
b) Montrer que les 2 fonctions simplifiées obtenues sont identiques (par exemple en faisant
apparaître des termes adéquats).
2) Simplifier par la méthode de Karnaugh la fonction suivante :
F2(a, b, c, d,e) = Σ (1, 2, 3, 4, 5, 9, 10, 11, 12, 13, 16, 17)
3) Simplifier par la méthode de Karnaugh la fonction suivante
F3(a, b, c, d) = a b c d + a b c d + a b d + a b c d + a b c d
4) Simplifier par la méthode de Karnaugh la fonction suivante et Donner le schéma de la
réalisation de cette fonction à l’aide de portes NON-ET à 2 entrées.
F3(a, b, c, d) = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d +
abcd+abcd+abcd
5) Simplifier par la méthode de Karnaugh les fonctions suivantes et Donner le schéma de la
réalisation de ces fonctions :
s1 = a.b.c +a.b.c +a.b.c +a.b.c s2 = a.b.c + a.b.c et sachant que la combinaison a = b = c =
1 ne se produit jamais

Exercice 18: Transcodeur Binaire naturel – Gray

Etablir la TV d’un transcodeur Binaire naturel vers code Gray pour des entiers naturels allant de 0 à
7. Dessiner son schema d’implantation et En déduire une méthode simple de transcription d’un
chiffre codé en binaire naturel en code binaire réfléchi ou code Gray.

Même questions pour un transcodeur code Gray vers Binaire naturel.

Exercice 19: Comparateur logique

On veut comparer 2 mots de 4 bits A et B. Si on considère les deux bits de même poids Ai et Bi,
trois solutions sont possibles : soit Ai est plus grand que Bi, soit Ai est plus petit que Bi, soit ils sont
égaux.
• Donner l’expression des fonctions logiques Ei,Gi et Pi exprimant respectivement le fait que Ai =
Bi, Ai > Bi et Ai < Bi. On cherchera pour Ei une expression simple.
Le comparateur étudié comporte, outre les 2 mots de 4 bits à comparer, 3 entrées qui résultent d’une
éventuelle comparaison de bits de poids inférieur. Ces entrées sont les suivantes :
– (A < B)in indique que la comparaison des bits de poids inférieur donne A < B
– (A > B)in indique que la comparaison des bits de poids inférieur donne A > B
– (A = B)in indique que tout les bits de poids inférieur sont égaux.
On admettra qu’une seule de ces entrées peut être active.

• Exprimer en fonction des fonctions Ei,Gi et Pi définies plus haut, les différentes possibilités qui
imposeront un niveau actif sur la sortie (A > B)out puis sur la sortie (A <B)out . On pourra considérer
les bits de poids le plus fort puis descendre jusqu’aux bits de poids faible.
• Donner l’expression de la sortie (A = B)out .
• Associer 2 circuits de ce type pour comparer 2 mots de 8 bits?

Exercice 20: Additionneur – Soustracteur

1. On désire réaliser un montage effectuant l’addition de 2 mots de 4 bits A et B en tenant

compte d’une éventuelle retenue Cin. Le résultat de cette opération est disponible sur S qui
 est un mot de 4 bits et sur Cout qui est la retenue de cette addition.
(a) Additionneur en tranche de 1 bit
• La première solution consiste à mettre en cascade plusieurs cellules additionneur 1 bit
avec retenue. Les entrées d’une telle cellule sont les 2 bits des mots à additionner Ai et Bi, et
la retenue de l’addition des bits de poids inférieur Ci. Les deux sorties sont la somme de ces
3 bits Si et la retenue Ci+1.
• Exprimer les fonctions logiques Si et Ci+1 en fonction de Ai, Bi et Ci.
• Dessiner le schéma complet d’un additionneur 1 bit avec retenue.
• Si on considère qu’une couche logique a un temps d’établissement T entre le moment où
ses entrées sont stables et le moment où sa sortie est valide, donner le temps de calcul de la
somme Si et de la retenue Ci+1.
• Donner le schéma d’un additionneur 4 bits complet à partir de cellule additionneur
1 bit.
• Quel est alors le temps d’établissement de S0, S1, S2, S3 et C4?
• Quel est le principal défaut d’une telle conception?
(b) Additionneur avec anticipation de retenue
Pour palier au défaut du montage précédent, on décide de changer la conception de notre
additionneur 4 bits. La démarche est la suivante : chaque retenue est directement calculée à
l’aide des variables d’entrées sans attendre la propagation de la retenue de l’addition des bits
de poids inférieur.
• Donner l’expression de C1, C2, C3 et C4 en fonction des entrées Ai,Bi et C0.
• Sachant que l’on peut utiliser des portes logiques à entrées multiples, quel est le
temps d’établissement des Si et des Ci?

2. Additionneur 16 bits
On réalise un additionneur 16 bits à l’aide d’additionneurs 4 bits de la première puis de la
deuxième question.
• Comparer les performances des deux additionneurs ainsi réalisés et conclure .

3. On désire réaliser un additionneur-soustracteur à l’aide d’un additionneur. Cet additionneur-

soustracteur sera contrôlé par une variable extérieure CD. Si CD = 0, S sera le résultat de A
plus B. Si CD = 1, S sera égal à A moins B.
• Proposer un montage réalisant le complément à 1 de B commandé par la variable CD.
• Après avoir rappelé la différence entre le complément à 1 et la complément à 2, proposer
un montage complet d’additionneur-soustracteur commandé par CD

Exercice 21: Transcodeur DCB-7 segments

Un transcodeur DCB (Décimal Codé en Binaire) vers 7 segments permet de visualiser sur un
afficheur à 7 LEDs (Light-Emitting Diodes) la valeur décimale d’un chiffre codé en binaire.

a a
A transcodeur f
B b
DCB-
C e g
D 7 segments c
g d

1. On suppose que les combinaisons des variables d’entrée ne correspondant pas à un

chiffre décimal peuvent se produire et que l’on souhaite que tous les segments restent éteints
dans ces cas-là. Déterminer la fonction logique permettant d’obtenir le segment "a".
 2. On suppose maintenant que ces combinaisons ne risquent pas de se produire. En
effectuant les simplifications adéquates, déterminer à nouveau la fonction logique
correspondant au segment "a".
3. Dessiner le schéma d’implantation de la la fonction logique correspondant au segment "a".

Exercice 22: Réalisation d’une fonction logique à l’aide d’un décodeur

On considère un décodeur logique à 3 entrées.

1) Etablissez la table de vérité de ce décodeur
2) On souhaite réaliser la fonction OU-EXCLUSIF à 3 entrées à l’aide de ce décodeur.
Déterminer l’expression algébrique de la fonction dont les variables seraient les sorties du
décodeur, permettant d’obtenir la fonction recherchée.

Exercice 23: Réalisation d’un générateur de bit de parité à l’aide d’un multiplexeur

Dans les systèmes logiques, les opérations de transfert sont très courantes. Au cours de ces
transferts, certains bits peuvent être erronés (parasites, défaillances d’un circuit, etc). Divers moyens
peuvent être mis en œuvre pour vérifier la fiabilité de ces transferts. Un générateur de parité est un
exemple de solution pour détecter certaines erreurs de transmission. Le système consiste, par
exemple pour 4 bits de données, à ajouter un cinquième bit dont la valeur est 0 si le nombre de 1
transférés est impair, et 1 si ce nombre est pair. Le récepteur peut ainsi vérifier que la parité de
chaque donnée reçue est correcte.

1) Donner la table de vérité de ce générateur de parité.

2) Réaliser cette fonction logique au moyen d’un multiplexeur à trois entrées d’adresse

Exercice 24: Multiplexeur pour fonction logique

Soit la fonction logique y définie y = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d .

Utiliser un mutliplexeur 4 vers 1, 8 vers 1, et 16 vers 1 pour engendrer y

Exercice 25: Bascule RS

x1
On considère le circuit bouclé suivant : ≥1 y1

≥1 y2
x2
1) Donner l'évolution de la sortie y1 avec les entrées suivantes :

x1
t

x2 t

2) Repérer la combinaison d’entrée correspondant à un état de mémorisation des sorties (on utilisera
les indices n et n+1 pour désigner l’état des sorties avant présentation des entrées et après,
respectivement), en justifiant la réponse.
3) En déduire la table de vérité de ce circuit logique (on appellera R l’entrée provoquant la mise à 0
de la sortie y1, et S l’entrée de mise à 1 de cette même sortie ; on appellera Q la sortie y1 et Q la
sortie y2), en traitant spécialement le cas y1= y2=0.
4) En utilisant un tableau de Karnaugh, déterminer la fonction logique y1.
5) Déterminer la table de vérité du circuit suivant :
S
& Q
&

& Q
&
R
6) En supposant le signal H carré, et en prenant toutes les combinaisons possibles pour les entrées R
et S, établir un chronogramme montrant que la mise à jour des sorties est synchronisée sur la signal
H.

Exercice 26: Bascule JK

On considère le circuit suivant :

J
& Q
&

& Q
&
1) Déterminer sa table de vérité. K
2) En déduire le principal avantage de ce circuit par rapport à la bascule RS.
3) Etudier le fonctionnement de ce circuit quand J=K=1 et avec un signal d’horloge appliqué
sur son entrée H. En déduire une application de division de fréquence.

Exercice 27: Bascule D

On considère le circuit suivant :

D
&
& Q

&
&
&

1. A partir de la table de vérité d’une bascule RS, établir la table de vérité de la bascule D ci-
dessus (on pourra considérer 2 cas : H=0 et H=1).
2. En déduire son équation logique.
3. Donner l’allure de la sortie Q en fonction du temps, quand la sortie Q est rebouclée sur D et
lorsque H est un signal d’horloge. En conclure une des propriétés de ce circuit.
4. Compteurs asynchrones.
(a) Dessinez le schéma d’un diviseur de fréquence par 2 à base de bascules D.
(b) Dessinez le schéma et le chronogramme de sortie d’un décompteur asynchrone modulo 8
réalisé à partir de bascules D.
(c) Comment modifier le schéma précédent pour obtenir un compteur asynchrone par 8 ?
5. Compteurs synchrones.
On souhaite réaliser un compteur synchrone modulo 5.
(a) Combien de bascules D sont nécessaires ?
(b) Etablissez la table de vérité de ce compteur.
(c) A l’aide de tableaux de Karnaugh, donnez les équations des entrées Di des différentes
 bascules.
(d) Etudiez l’évolution temporelle du compteur si, lors de la mise sous tension, ce dernier
démarre dans les états 6 ou 7
6. compteur modulo 10.
On désire réaliser un compteur modulo 10 à l’aide des 4 bascules D de la figure suivante.
Chaque bascule est commandée par une horloge H j qui sera réalisée à partir d’une horloge
principale H.

D Q0 D Q1 D Q2 D Q3

Q Q Q Q

H0 H1 H2 H3

Le signal d’horloge H j de la jème bascule est H j = H +K j où H est le signal d’horloge du

compteur qui est actif sur le front montant.
(a) Quelles sont les valeurs des différentes grandeurs logiques K j pour les dix états du
compteur ?
(b) Donner les expressions des K j en fonction des sorties des bascules D à l’aide des
diagrammes de Karnaugh. Pour la grandeur K3, on trouve trois solutions notées
K3,K′3, K′′3 . Etudier l’évolution temporelle du compteur si lors de la mise sous tension ce
dernier démarre dans l’un des états suivants : 10,11,12,13,14,15.
(c) Donner ensuite un schéma de câblage du compteur à l’aide de portes NAND et OU

Exercice 28: Compteur DCB (ou "à décade") synchrone à bascules JK

Réaliser un compteur DCB synchrone à bascules JK.

Réaliser un compteur synchrone modulo 6 à bascules JK.

Réaliser un décompteur asynchrone modulo 6 à bascules JK.

Réaliser un compteur asynchrone modulo 10 à bascules JK.

Exercice 29: CAN à rampe

On veut convertir une tension continue U0 variant de 0 à U0max, en un mot binaire codé sur quatre
bits. Pour cela, on compare cette tension à une rampe linéaire. Tant que la rampe reste inférieure à
U0, on incrémente régulièrement un compteur tout les T0. Si la rampe dépasse U0, on arrête alors le
comptage. Ceci est réalisé par le schéma de la figure suivante :
Fonctionnement général
(a) En quoi ce montage constitue-t-il un convertisseur Analogique - Numérique ?
(b) Où se trouve le résultat final ?
(c) Identifier sur la figure les différentes parties précitées. Un deuxième compteur de la même
capacité que le premier assure le séquencement du montage total.
(a) A quel moment le résultat final doit-il être mémorisé ?
(b) Quelle partie du montage de la figure réalise le décodage de cet instant ?
(c) Quelles autres fonctions assure-t-elle ?
Calcul des composants
(a) Exprimer X en fonction de H0 et des Qi du compteur A. Compléter sur la figure 12 le
 chronogramme de X .
(b) Exprimer V+ en fonction de t, I0, R0, C0 et T0 (période de l’horloge H0) quand l’interrupteur
est ouvert (X = 0) et quand il est fermé (X = 1).
(c) En déduire l’expression de C0 en fonction de I0, T0, U0max et du nombre de bits N pour
avoir une résolution optimale. A.N : I0 = 200mA ; T0 = 10ms ; U0max = 1V et N = 4 bits.
(d) Quel est alors le temps de conversion ?
(e) Calculer R0 pour avoir une tension en fin de décharge inférieure à 1% du maximum atteint.
(f) Avec les valeurs précédentes, compléter les chronogrammes de la fig suivante pour U0 = 0,61V .
(g) Ecrire la table donnant la valeur en volt déduite de NC (c’est-à-dire la valeur décodée de NC lue
sur ce voltmètre) en fonction de NC. Quelle est la précision de ce CAN ?
I0.X
R0 + U NB
CK

MR
H’0
-

Q3
U0 Q1
Q2
Q0

C0
H0
NA 0 1 2 3 4 5 6 7 8 9 10 11 1213 14 15 0 1 2
D3 Q3
D1 Q1
D2 Q2
D0 Q0

CK
X
1V

NA
}
CK

MR

H0
Q3
Q1
Q2
Q0

V+
NC
U
H’0
X NB
NC
t

Exercice 30: CNA par modification du rapport cyclique

(a) Rappeler les conditions à vérifier pour qu’un signal logique H de périodicité N ∗T0 et de
rapport cyclique n/N attaquant un filtre RC donne une tension en sortie de ce filtre proportionnelle à
n/N ?
(b) Expliquer alors le fonctionnement du montage de la figure suivante :

Q3 A3 B3 X3
Q2 A2 B2 X2
Q1 A1 B1 X1
Q0 A0 B0 X0
CK A<B
R
H
C
Vcomp Vs

(c) Tracer les chronogrammes de H, Q0 à Q3, Vcomp et Vs dans le cas où le mot à convertir est
égal à 1011.
(d) Comment pourrait-on réaliser, en utilisant le même principe, un Numérique – Analogique sur 8
bits ?
(e) Quel est le principal défaut de ce montage ?

Exercice 31: Minuterie NE 555 montée en astable ( ≡ oscillateur) CI NE 555 ou équivalent (SN
72555 ou SFC 2555)

Soit le montage suivant. Déterminer le rapport cyclique.

 Projets d’Electronique

.A synthétiser avec Proteus sauf indication contraire

. ~ 5 élèves par groupe de projet
. Tous les Projets doivent être fait pour chaque groupe
. Projet à déposer sur mon email ekoumesteve_polytech (sous forme de fichier zip) avec fichier de
simulation + doc. électronique (Word, HTML, pdf) + soutenance
. Examen oral de soutenance du projet (possibilité de notes différenciées pour les membres d’un
même projet)
. En cas d’absences ou de mauvais résultats en TP, un examen de TP sera demandé en plus du projet

. Temps de réalisation d’un projet (temps moyen estimé) : 4 séances de 3h.

. Date limite de remise/soutenance du projet : 1ère semaine de Juin (dernière séance); puis -1 à la
note finale par jour de retard.

1. CAN simple rampe

2. Utilisation de la minuterie NE555 pour générer un signal d'horloge symétrique :
largeur du niveau haut = largeur du niveau bas = 100 us
3. Utilisation des convertisseurs ADC8 et DAC8 : illustrer sur exemple à choisir
4. Chronomètre (minutes+secondes) avec afficheurs 7 segments
5. Horloge (heure, minutes, secondes) avec afficheurs 7 segments
6. Proposez un schema de realisation pour la perceuse electrique commandé par le boutton
START. Des qu’il finit de percer la pièce et atteint la position bas (activation de la fin de
course BAS), il remonte automatiquement jusqu’à la position haut (Activation de la fin de
course HAUT).

7. Un particulier désire que l’accès à son domicile soit contrôlé par un portail automatisé
équipé d’un moteur à double sens de rotation (ouverture ou fermeture).
Ouverture : Que le portail soit fermé ou qu’il soit en position intermédiaire, le signal de la
télécommande provoque l’ouverture complète du portail. Durant l’ouverture, chaque
nouvelle action sur la télécommande stoppe ou relance le moteur. Dés que le portail est
complètement ouvert, une temporisation de 4 secondes retarde sa fermeture.
Fermeture : Pendant la fermeture, un capteur provoque l’ouverture complète si un passage
est détecté ou si la télécommande est actionnée. Tant que ce détecteur est activé (véhicule
arrêté dans le passage par exemple), le portail reste complètement ouvert.
8. Proposez un câblage d’un puit emmenagé avec château d’eau.