TP3 : Demi-Additionneur et Additionneur Complet avec Logisim

1. Demi-additionneur (Half Adder)

Un demi-additionneur est un circuit logique combinatoire qui permet d’additionner

deux bits (0 ou 1).

 Entrées : A et B (les deux bits à additionner)

 Sorties :

S (somme) = A ⊕ B (XOR)

C (retenue / carry) = A ⋅ B (AND)

A B S (Somme) C (Carry)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Limitation : Il ne peut pas prendre en compte une retenue provenant d’une addition
précédente.

2. Additionneur complet (Full Adder)

Un additionneur complet permet d’additionner trois bits : deux bits à additionner + une
retenue précédente.

 Entrées : A, B, Cin (retenue d’entrée)

 Sorties :
o S (somme) = A ⊕ B ⊕ Cin
o Cout (retenue de sortie) = (A ⋅ B) + (Cin ⋅ (A ⊕ B))

A B Cin S (Somme) Cout (Carry)

0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
1
 0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Avantage : Il peut être utilisé pour créer des additionneurs multi-bits en chaînant
plusieurs full adders.

💡 Résumé visuel simple :

 Demi-additionneur : additionne 2 bits, pas de retenue d’entrée

 Additionneur complet : additionne 2 bits + une retenue d’entrée

1. Demi-Additionneur (Half Adder)

Objectif : Additionner deux bits (A et B) et obtenir la somme et la retenue.

2
Concept :

• Entrées : A, B
• Sorties : S (Somme), C (Retenue)
• Formules logiques :
• S = A XOR B
• C = A AND B

Table de vérité :

A B S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Étapes dans Logisim :

1. Ouvrir Logisim et créer un nouveau projet.

2. Placer 2 entrées (A et B).
3. Placer 2 sorties (S et C).
4. Ajouter une porte XOR pour S et une porte AND pour C.
5. Relier les entrées aux portes et les portes aux sorties.
6. Tester toutes les combinaisons pour vérifier la table de vérité.

Schéma : - Entrées à gauche, sorties à droite. - XOR pour S, AND pour C.

2. Additionneur Complet (Full Adder)

Objectif : Additionner trois bits (A, B, Cin) et obtenir la somme et la retenue de sortie.

Concept :

• Entrées : A, B, Cin (retenue d’entrée)

• Sorties : S (Somme), Cout (retenue de sortie)
• Formules logiques :
• S = A XOR B XOR Cin
• Cout = (A AND B) OR (B AND Cin) OR (A AND Cin)

3
Table de vérité :

A B Cin S Cout

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

Étapes dans Logisim :

1. Créer un nouveau circuit.

2. Placer 3 entrées : A, B, Cin.
3. Placer 2 sorties : S et Cout.
4. Utiliser deux demi-additionneurs :
5. Premier demi-additionneur : A + B → S1, C1
6. Deuxième demi-additionneur : S1 + Cin → S (final), C2
7. Cout = C1 OR C2
8. Relier les entrées, demi-additionneurs et sorties.
9. Tester toutes les combinaisons (8 au total) pour vérifier la table de vérité.

Schéma : - Entrées à gauche, deux demi-additionneurs pour le calcul de S et Cout. - Cout final = C1 OR
C2. - Sorties à droite.

Remarques : - Le demi-additionneur ne gère pas la retenue d’une addition précédente. - L’additionneur complet
permet de construire des additionneurs multi-bits en enchaînant plusieurs additionneurs complets. - Ces
circuits peuvent être directement réalisés et testés dans Logisim pour bien comprendre le fonctionnement
binaire.

Execice Construction d’un additionneur 4 bits

 Full adder (FA) : circuit qui additionne 3 bits (A, B et la retenue d’entrée Cin) et
produit une somme (S) et une retenue de sortie (Cout).
 Additionneur 4 bits : on relie 4 full adders en cascade pour additionner deux
nombres binaires de 4 bits.
4
réparer les composants dans Logisim

1. Ouvrir Logisim.
2. Dans la barre de composants :
o Gates → AND, OR, XOR
o Wiring → Input, Output, Splitter (pour gérer plusieurs bits)
o Arithmetic → Full Adder (si disponible, sinon construire avec AND, OR,
XOR)

2️ Construire un full adder

Entrées : A, B, Cin
Sorties : S, Cout

 S = A XOR B XOR Cin → connecter trois XOR en cascade.

 Cout = AB + ACin + BCin → connecter trois AND puis un OR à 3 entrées.

Construire l’additionneur 4 bits

Étapes :

1. Placer 4 full adders horizontalement.

2. Nommer les entrées A0..A3, B0..B3, et Cin (0 pour le premier FA).
3. Relier Cout du FA précédent à Cin du FA suivant :
o FA0 → FA1 → FA2 → FA3
4. Placer des sorties S0..S3 pour chaque FA.
5. Placer une sortie Cout final sur le FA3.

4⃣ Connexion des entrées et sorties

 Chaque entrée A0..A3 et B0..B3 : utilisez un Splitter pour séparer les bits si vous
avez une entrée 4 bits.
 Connectez chaque bit à son full adder correspondant.
 Ajoutez des labels pour que ce soit lisible.

5️⃣ Test de l’additionneur

1. Fixer les entrées A et B (ex : A=0111, B=0001).

2. Vérifier que la sortie S = 1000 et Cout = 0.
3. Tester avec d’autres cas :
o A=1111, B=0001 → S=0000, Cout=1 (dépassement).
o A=0000, B=0000 → S=0000, Cout=0.

5
TP DÉTAILLÉ — Demi-Additionneur & Additionneur Complet
1) Présentation générale
Ce TP guidé a pour objectif de comprendre, concevoir et simuler un demi-additionneur et
un additionneur complet. Les étudiants apprendront à relier les équations logiques à leur
implémentation sous Logisim-Evolution ou DigitalJS.
Durée : 1h45 à 2h00
Niveau : Licence 1 — Systèmes logiques
Outils : Logisim-Evolution ou DigitalJS (simulation en ligne)
Objectifs pédagogiques
 Traduire une fonction logique simple en équations booléennes.
 Construire un demi-additionneur à partir de portes logiques de base.
 Réaliser un additionneur complet à partir de deux demi-additionneurs.
 Vérifier expérimentalement les tables de vérité.

• Comprendre la modularité dans la conception logique (sous-circuits).

2) Déroulé détaillé de la séance
Durée totale : 1h45 à 2h00
Étape Durée Activité Objectif
A 10 min Introduction & Comprendre la
motivation logique de
l’addition binaire
B 30–35 min Conception du Traduire équations
demi-additionneur logiques en circuit
C 45 min Conception de Construire un
l’additionneur circuit hiérarchique
complet
D 15 min Vérification & Valider la
analyse cohérence des
résultats
E 10–15 min Extension & Réinvestir dans
évaluation une application (4
bits)
🧩 Phase A — Introduction & motivation
6
Objectif : Comprendre l'addition binaire et son implémentation logique. L’enseignant
rappelle les règles de l’arithmétique binaire :
0+0=0
0+1=1
1+0=1
1 + 1 = 10 → la retenue (Carry) = 1
Le demi-additionneur (Half-Adder) traite deux bits : S = A ⊕ B, C = A ∧ B. Le full-adder
traite trois bits : A, B et la retenue C_in.
Activité : compléter la table de vérité du demi-additionneur à la main, puis confronter à la
simulation.
Phase B — Conception du demi-additionneur
1. Ouvrir Logisim-Evolution et créer un nouveau circuit (File > New).
2. Ajouter deux entrées (Input) nommées A et B, une porte XOR et une porte AND.
3. Connecter les fils selon : S = A⊕B et C = A∧ B.
4. Ajouter deux sorties (LEDs) pour visualiser la somme et la retenue.
5. Tester les 4 combinaisons possibles d’A et B et remplir la table de vérité.
6. Vérifier la correspondance entre la théorie et la simulation.
Question-guides : Pourquoi XOR pour la somme ? Pourquoi AND pour la retenue ?
Phase C — Conception de l’additionneur complet
Objectif : assembler deux demi-additionneurs pour obtenir un full-adder hiérarchique.
1. Créer un sous-circuit du demi-additionneur (Project > Add Circuit > 'HalfAdder').
2. Créer un nouveau circuit 'FullAdder'.
3. Placer trois entrées : A, B et C_in.
4. Ajouter deux sous-circuits 'HalfAdder' :
• HA1 : entrées A et B → sorties S1 et C1.
• HA2 : entrées S1 et C_in → sorties S (finale) et C2.
5. Combiner C1 et C2 à l’aide d’une porte OR → sortie C_out.
6. Tester les 8 combinaisons possibles (A, B, C_in) et vérifier la table suivante :
A B C_in S C_out
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
7. Vérifier la formule finale : S = A⊕B⊕C_in et C_out = (A∧ B) ∨ (B∧ C_in) ∨ (A∧ C_in).
Phase D — Vérification et analyse
Comparer les sorties obtenues avec celles attendues de la table de vérité.
Rédiger un mini-rapport : inclure captures d’écran des circuits, tables complétées,
observations et anomalies.
Phase E — Extension et évaluation
1. Construire un additionneur 4 bits (ripple-carry) en reliant 4 full-adders en cascade.
2. Tester quelques cas : 0+0, 7+1, 15+1, 5+9.
3. Option bonus : construire le même circuit uniquement avec des portes NAND.
Barème proposé
Critère Points
Half-adder correct 5 pts
Full-adder fonctionnel 8 pts
Table de vérité + rapport 4 pts
Extension (4 bits ou NAND-only) 3 pts
Conseils pédagogiques
• Faire travailler les étudiants en binômes : un manipule le logiciel, l’autre prend des notes
et inversement.
• Vérifier la bonne compréhension de la notion de sous-circuit avant de passer au full-
7
adder.
• Insister sur la vérification exhaustive des combinaisons d’entrées.
• En fin de séance, montrer un 4-bit ripple adder pour visualiser la propagation de la
retenue.
Ressources & tutoriels utiles
• Logisim-Evolution documentation officielle ([Link]
evolution)
• DigitalJS en ligne : [Link]
• Tutoriels universitaires sur les adders logiques (MIT OCW, Neso Academy, Université
de Bordeaux).