Callet 11
Callet 11
Thèse
pour obtenir le grade de
Guillaume CALLET
le 2 décembre 2011
Caractérisation et Modélisation de
Transistors HEMT AlGaN/GaN et
InAlN/GaN pour l’Amplification de
puissance en Radio-Fréquences
JURY :
Bludzee [1]
Ces travaux se sont déroulés dans le cadre du laboratoire MITIC, structure commune
réalisée entre le laboratoire XLIM de l’Université de Limoges et III-V Lab.
Je remercie Monsieur Dominique Cros de m’avoir permis d’effectuer cette thèse avec
le laboratoire XLIM. Je remercie le Professeur Raymond Quéré de m’avoir accueilli dans
l’équipe Circuits Composants Signaux et Systèmes qu’il dirige et d’avoir supervisé mes
travaux en tant que directeur de thèse. Avec l’aide de Jean-Pierre Teyssier et de Raphaël
Sommet, ils ont su diriger et orienter ces travaux avec une patience et une disponibilité
dont je leur suis particulièrement reconnaissant.
Je tiens à remercier Messieurs Dominique Pons et Sylvain Delage pour leur accueil
au sein l’équipe Micro-électronique GaN du III-V Lab, je les remercie de la confiance
et l’intérêt qu’ils ont portés à mes travaux depuis plus de trois ans. Je remercie tout
particulièrement Stéphane Piotrowicz pour son encadrement et son expérience qui m’ont
permis de découvrir et d’apprécier la recherche industrielle au III-V Lab. Je remercie
également Olivier Jardel pour ses conseils professionnels et parfois personnels dispensés
avec une patience incomparable.
Avec un clin d’œil tout particulier aux thésards et stagiaires : Olivier, David, Ronan,
Jad, Sylvain, Florent, Adeline, Alaing, Michele, Mage, Piero, Cedric, Gwenael, Mourad,
Mikael, Sarah, Virginie, Anne ... J’en oublie qui m’en voudront certainement mais ils ont
l’habitude.
Je remercie également ma famille et mes collocs pour m’avoir poussé à m’accrocher
(comme ils me l’avaient promis) et pour les voyages et les moments de décompression
passés ensemble.
Un grand merci à Marie-Claude, Pascale et particulièrement à Hélène sans qui rien
n’aurait été possible.
Table des matières
Introduction générale . . . . . . . . . . . . . . . . . . . . . . . . 19
Bibliographie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Annexes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
Nomenclature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Publications et communications relatives à ce travail . . . . . . . . . . . . . . . 189
2.15 Banc utilisé pour la mesure des formes d’ondes temporelles en mode
d’excitation par le drain. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
2.16 Formes d’ondes temporelles des courants / tensions de grille et de drain,
pour différents niveaux de puissance Pe = 7, 17, 25 et 30dBm. . . . . . . . . 74
2.17 Cycles de charges extrinsèques en mode transistor-ON pour a) un
composant HEMT AlGaN/GaN pour Pe = 7, 17, 25 et 30 dBm, b) un
composant HEMT InAlN/GaN pour Pe = 11, 16, 20 dBm . . . . . . . . . 74
2.18 Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-
ON pour a) le composant AlGaN/GaN et b) le composant InAlN/GaN. . . 75
2.19 Cycles de charges extrinsèques en mode transistor-OFF pour
a) un composant HEMT AlGaN/GaN à VGS = −15V pour
Pe = 7, 15, 24 et 30 dBm, b) un composant HEMT InAlN/GaN à
VGS = −10V pour Pe = 4, 20, 29, et 31, 5 dBm . . . . . . . . . . . . . . . 76
2.20 Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-
OFF pour a) le composant AlGaN/GaN et b) le composant InAlN/GaN. . 76
2.21 Cycles de charge extrinsèques à VGS = −15V , pour les trois impédances
imposées par le tuner : court circuit (CC), circuit ouvert (CO), et 50Ω. Les
niveaux de puissance imposés sont Pe = 7, 15, 24 et 30 dBm. . . . . . . 77
2.22 Tension de repos VDS en fonction de la puissance d’entrée Pe , pour
un composant AlGaN/GaN à l’état Transistor-OFF pour différentes
impédances RF contrôlées par le tuner. . . . . . . . . . . . . . . . . . . . . 78
2.23 Cycles de charge extrinsèques à VGS = −15V , pour les trois impédances
imposées par le tuner : court circuit (CC), circuit ouvert (CO), et 50Ω. Les
niveaux de puissance imposés sont Pe = 9, 19, 30 et 35 dBm. . . . . . . 78
2.24 Courant de repos IDS en fonction de la puissance d’entrée Pe , pour
un composant AlGaN/GaN à l’état Transistor-OFF pour différentes
impédances RF contrôlées par le tuner. . . . . . . . . . . . . . . . . . . . . 79
2.25 Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-
OFF pour a) un impédance ZDRAIN = 1M Ω et b) un impédance ZDRAIN =
10Ω. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
2.26 Schéma de montage du banc de mesure de paramètres-[S] basses fréquences. 81
2.27 Comparaison du réseau IV mesuré en impulsions (triangle) et IV en continu
(croix) pour VGS = −4 à 0V avec un pas de 1V . . . . . . . . . . . . . . . . 82
2.28 Résultats de l’étude petit signal basse fréquence en fonction de la tension de
polarisation. a) Tracé des parties réelles et imaginaires de l’admittance de
sortie Y22 . b) Tracé du module et de la phase du coefficient de transmission
S21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
2.29 Résultats de l’étude petit signal basse fréquence en fonction de la
température. a) Tracé des parties réelles et imaginaires de l’admittance de
sortie Y22 . b) Tracé du module et de la phase du coefficient de transmission
S21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
2.30 Schéma petit signal équivalent du transistor (en gris). A VGS = VDS = 0V
et en basses fréquences, le schéma équivalent se résume à la mise en série
de l’accès de drain, de source et de la conductance de sortie (en noir). . . . 86
3.29 Réseau I-V simulé en gris pour une variation de VDS allant de +1V à −15V
par pas de 1V et cycles de charges intrinsèques simulés en mode transistor-
ON et -OFF pour une puissance d’entrée Pe = 32 dBm. . . . . . . . . . . 136
3.30 Comparaison mesures (symboles) / modèle (traits pleins) du phénomène
d’autopolarisation du courant de drain IDS en fonction de la puissance
d’entrée pour les trois impédances RF de grille ZG = CC, 50Ω et CO. . . . 137
3.31 Comparaison mesures (symboles) / modèle (traits pleins) entre les
coefficients de réflexion dans les deux modes de fonctionnement, transistor-
OFF (VGS = −15V ) et transistor-ON (VGS = 0V ). . . . . . . . . . . . . . 138
3.32 Schéma équivalent d’un montage de commutation en configuration
parallèle, a) lorsque le composant est à l’état transistor-ON le commutateur
isole la charge et b) lorsqu’il est à l’état transistor-OFF le commutateur
favorise le transfert du signal RF à la charge. . . . . . . . . . . . . . . . . . 138
3.33 a) Schéma de montage du modèle de transistor en configuration parallèle
à la charge. b) Remplacement du composant par un dipôle d’impédance Z
mesuré. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
3.34 Comparaison des pertes d’insertion et de l’isolation liés aux coefficients de
reflexion de drain mesurés (symboles) et simulés (traits pleins) en fonction
de la puissance disponible issue de la source RF. . . . . . . . . . . . . . . . 139
3.35 Comparaison mesures / modèle des courbes à IDS en fonction de VDS à
VGS = 0V , pour une variation de la température de socle allant de −25o C
à 125o C par pas de 50o C. . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
3.36 Cycles de charges intrinsèques de drain simulés pour une variation de
température T = −25, 25, 75 et 125o C à un niveau de puissance d’entrée
Pe = 32dBm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
3.37 Variation des coefficients de reflexion ΓDrain simulés pour les quatre
températures étudiées et un balayage de puissance Pe allant de 10 à 36dbm. 141
4.1 Schéma de principe du report de transistors par procédé flip-chip sur AlN. 145
4.2 Variation du gain maximum mesuré pour deux transistors InAlN/GaN ;
l’un de 8 doigts de grille et l’autre de 4 doigts, pour une polarisation de
VDS = 15V et IDS = 100mA/mm. La diminution du développement total
du composant (respectivement 600 µm et 300 µm) entraı̂ne un décalage de
la limite MSG/MAG vers les fréquences supérieures, et une augmentation
du gain disponible maximum à 26GHz (respectivement 7 dB et 9 dB ). . . 145
4.3 a) Empreinte du support accueillant le transistor micro-ruban, b)
modélisation associée comprenant l’inductance de contact flip-chip ainsi
que les 15 vias en parallèle. . . . . . . . . . . . . . . . . . . . . . . . . . . 149
4.4 Coefficient de réflexion d’entrée et de sortie pour une gamme de fréquence
de 2 à 40GHz, pour la polarisation retenue pour l’application VDS = 18V ,
IDS = 80mA. Les marqueurs indiquent les impédances d’entrée Z11 et de
sortie Z22 à f0 = 26GHz présentées par le transistor unitaire. . . . . . . . . 150
4.5 Layout du circuit de sortie synthétisé comprenant un circuit d’équilibrage,
l’accès de polarisation de drain du deuxième étage et un circuit de
stabilisation raccordable. Les portions de circuit validés à l’aide de
Momentum sont hachurées. . . . . . . . . . . . . . . . . . . . . . . . . . . 151
4.19 Nœuds utilisés pour l’analyse de la stabilité réalisée avec STAN. . . . . . . 163
4.20 Diagrammes de pôles et de zéros obtenus dans les conditions de
fonctionnement : VDS1 = 18V , VDS2 = 20V , f0 = 26GHz et
Pdisp = 26dBm. Ces diagrammes illustrent les données extraites pour une
perturbation, sur une bande de fréquence de 2GHz, a) du 1er étage (nœud
N1 ) et b) du 2eme étage (nœud N2 ). . . . . . . . . . . . . . . . . . . . . . . 163
4.21 Maquette de fabrication du pied de test comprenant l’amplificateur, les
circuits de polarisation ainsi que les accès RF d’entrée et de sortie. . . . . . 164
4.22 Pied de test fabriqué et utilisé lors des mesures préliminaires. Ses
dimensions sont L = 2, 5cm, l = 3cm, h = 1, 5cm. . . . . . . . . . . . . . . 165
4.23 a) Module du coefficient de reflexion d’entrée S11 (en gris) et de sortie S22
(en noir) et b) coefficient de transmission S21 . Les mesures sont représentées
par les symboles et les simulations par des traits pleins. . . . . . . . . . . . 165
4.24 Schéma de montage du banc utilisé pour caractériser l’amplificateur en
fonctionnement non-linéaire. . . . . . . . . . . . . . . . . . . . . . . . . . . 166
4.25 Performances mesurées pour un balayage de puissance d’entrée Pin = 3 à
26dBm à la fréquence f0 = 26GHz. a) Gain en puissance de l’amplificateur
diminuant jusqu’à G = 5dB (soit 4dB de compression) ; b) rendement
en puissance ajouté atteignant une valeur maximum de P AE = 11% ; c)
puissance de sortie en dBm Pout = 31, 05dBm ; d) puissance de sortie en
Watts Pout = 1, 27W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
4.26 Motif de test utilisé afin de réaliser une caractérisation du transistor
4x75µm monté par procédé flip-chip. . . . . . . . . . . . . . . . . . . . . . 167
4.27 Comparaison du gain entre la mesures (symboles) de paramètres-[S] réalisée
du transistor 4x75µm monté en flip-chip et le modèle simulé (traits pleins)
pour une polarisation VDS = 20V , IDS = 75mA. b) Comparaison avec le
modèle utilisant une correction de la modélisation des vias de la surface
d’accueil du transistor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
4.28 Layout de l’empreinte d’accueil du transistor. La zone contenant les vias
est maillée et simulée sous Designer Ansoft. . . . . . . . . . . . . . . . . . 168
4.29 Modèle de l’empreinte corrigée utilisant une répartition des vias sur deux
lignes espacés par des portions de lignes micro-rubans. . . . . . . . . . . . 169
4.30 Comparaison entre la mesure (symboles) de l’amplificateur et la simulation
utilisant le modèle corrigé (traits pleins) en petit signal. . . . . . . . . . . . 169
4.31 Résultats de simulations d’équilibrage harmonique de l’amplificateur
complet au voisinage de f0 pour un balayage de puissance d’entrée RF
allant de 20 à 26dBm par pas de 2dB. a) Gain en puissance calculé en dB (le
gain linéaire Glin est représenté en pointillés) ; b) rendement en puissance
ajouté (PAE) présentée en pourcents ; c) puissance de sortie délivrée en
dBm et d) puissance de sortie en Watts. . . . . . . . . . . . . . . . . . . . 170
4.32 Layout final de l’amplificateur incluant les carrés qui permettent un affinage
manuel de l’adaptation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
4.33 Etude de la dissipation thermique, d’un transistor 4x75µm, réalisée sous
Ansys. a) Empilement des couches du transistors monté en flip-chip sur
AlN ; b) diffusion thermique du composant, polarisé à VDS = 20V et IDS =
80mA, à proximité des doigts de grille. . . . . . . . . . . . . . . . . . . . . 171
1.1 Paramètres électriques principaux des alliages III-V étudiés (GaAs et GaN)
donnés pour des matériaux intrinsèques non dopés à 300K. . . . . . . . . . 34
1.2 Paramètres thermiques de différents matériaux communément utilisés pour
les HEMTs ainsi que leur substrat. . . . . . . . . . . . . . . . . . . . . . . 37
1.3 Polarisation et calcul théorique de la densité de porteurs dans l’InAlN/GaN
et l’AlGaN/GaN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
2.1 Paramètres statiques des composants HEMTs AlGaN/GaN et InAlN/GaN
déterminés à partir de la caractérisation IV de sortie de ces deux composants. 58
2.2 Report des valeurs calculées de gate-lag et drain-lag, obtenues par
comparaison relative des courbes à VGS = +1V . . . . . . . . . . . . . . . . 62
2.3 Report des valeurs issues de la mesure du gain maximum pour un
composant AlGaN/GaN et un InAlN/GaN. . . . . . . . . . . . . . . . . . . 64
2.4 Comparaison des performances de puissances mesurées à 2GHz pour
une impédance optimale de PAE, a) pour une barrette de puissance
AlGaN/GaN et b) une barrette de puissance InAlN/GaN. . . . . . . . . . 68
2.5 Comparaison des performances de puissances mesurées à 10GHz pour une
impédance optimale de PAE, a) pour un composant unitaire 8x75µm à base
d’AlGaN/GaN et b) un composant unitaire 8x75µm à base d’InAlN/GaN. 70
2.6 Comparaison des performances de puissances mesurées à 18GHz pour une
impédance optimale de PAE, a) pour un composant unitaire 8x75µm à base
d’ AlGaN/GaN et b) un composant unitaire 8x75µm à base d’InAlN/GaN. 70
2.7 Comparaison des valeurs du module du coefficient de reflexion de drain
Γdrain à l’état Transistor-ON pour une puissance d’entrée Pe = 20dBm. . . 75
2.8 Comparaison des valeurs du module du coefficient de reflexion de drain
Γdrain à l’état Transistor-OFF pour une puissance d’entrée Pe = 30dBm. . 76
2.9 Comparaison des valeurs du module du coefficient de reflexion de drain
Γdrain à l’état Transistor-OFF pour une puissance d’entrée Pe = 30dBm. . 79
2.10 Valeurs de gd−DC et gd−RF calculées à partir de l’équation 2.2 définit dans
le chapitre 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
2.11 Valeur des paramètres mesurés intervenant dans le pont de Wheatstone . . 104
3.1 Valeurs des paramètres extrinsèques et intrinsèques du modèle petit signal
extrait de 2GHz à 40GHz au point de polarisation P0 : VDS = 5V , IDS =
50mA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
3.2 Valeurs des paramètres de la source de courant pour le transistor 8x75 µm
HEMT GaN étudié. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
3.3 Valeurs des diodes DGS et DGD pour le 8x75 µm HEMT GaN étudié. . . . 120
3.4 Valeurs des paramètres extrinsèques et intrinsèques extraits pour le
composant référence (8x250x0, 7) à la polarisation VDS = 20V ,IDS =
50mA. Ces paramètres serviront de référence pour l’étude suivante
correspondant aux variations du développement d’un composant
N xW xLG . Les valeurs de cette table serviront de références pour les
variations ultérieures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
3.5 Valeurs des paramètres extrinsèques et intrinsèques extraites pour le
composant 4x250x0, 7 µm2 à la polarisation VDS = 20V ,IDS = 50mA.
Le coefficient multiplicateur illustre les variations de chaque paramètre dû
à la variation de N , leurs valeurs sont à rapprocher de ∆N = 0, 5. . . . . . 124
Introduction générale
Les travaux présentés ici s’inscrivent dans ce contexte. Ils permettent de situer la
technologie HEMT GaN par rapport aux composants commerciaux utilisés actuellement.
Ainsi nous présenterons succinctement, dans le premier chapitre, les différents
candidats à l’amplification de puissance dans les bandes K et Ka, en nous concentrant
plus particulièrement sur les composants HEMTs à base d’InAlN/GaN. Un descriptif
détaillé des phénomènes observés sur cette technologie sera également présenté.
Dans le second chapitre, nous proposerons une analyse de ces différents effets, pour
des composants InAlN/GaN et AlGaN/GaN, à travers l’utilisation des bancs de mesures
Chapitre 1 :
1 10 100
Fréquence (GHz)
Figure 1.1 – Gammes et appellations des différentes bandes radio fréquences (RF) et
micro-ondes.
Collecteur
Vbc
Vbe Emetteur
Nous détaillerons par la suite les différents types de transistors existants pour chacune
de ces deux familles, ainsi que les applications pour lesquelles ils sont principalement
utilisés de nos jours.
Figure 1.3 – Schéma de structure d’un transistor bipolaire (NPN) récapitulant le bilan
des porteurs intervenant dans un montage ≪ émetteur commun ≫.
Energie Jn
Vn
Vbe
Vcb
Vp Ec
Jp Ef
Ev
GaAs 250nm
GaInP 350nm Contact de
collecteur
120nm
1µm
800nm
Vds
Vgs
Substrat
Chaque TEC repose sur ce principe de base, cependant il a été mis en oeuvre de
manière distincte pour les différents transistors à effet de champs existants. Ici nous
choisirons de présenter quelques uns des plus couramment utilisés pour des applications
d’amplification de puissance à hautes fréquences, en exposant leurs spécificités ainsi que
leurs domaines d’applications. Nous présenterons donc dans les paragraphes suivants les
MESFET, LDMOS, HEMT et PHEMT.
Source Drain
Zone dopée N+ Grille Zone dopée N+
Zone dépeuplée
Substrat AsGa
Figure 1.7 – Exemple de coupe d’un transistor MESFET sur substrat GaAs.
tensions de claquages ainsi que par ses fréquences de transitions (≈ 30GHz [8]).
canal de conduction
Grille
Substrat P
report de source P+
eAlGaN≈ 25nm
ebuffer ≈ 1,5µm
eNucl ≈ 0,3µm
esub≈ 400µm
Ce concept de composants est utilisé principalement avec des technologies dites ≪ III-
V ≫car elles sont réalisées à partir des éléments provenant de la 3eme et de la 5eme
colonne de la classification périodique des éléments. La technologie la plus mature existant
actuellement est celle à base d’arséniure de gallium qui permet des applications de
puissances jusqu’à 94GHz (avec des champs de claquage de l’ordre de 20 V). Cependant
depuis les années 2000 les technologies à base de nitrure de gallium connaissent un
fort développement dû à leur capacité à supporter des champs plus importants que
les composants à base de GaAs. Cette dernière spécificité en fait un candidat idéal
pour des utilisations dans la conception de systèmes radars de très forte puissance. Les
développements actuels laissent penser que des démonstration jusqu’à 100GHz seront
faites dans les cinq années à venir.
eAlGaAs≈ 300Am
espacer≈ 40Am
eGaInAs≈ 200Am
eGaAs≈ 1 µAm
1.3.6 Conclusion
Nous avons présenté les meilleurs candidats parmi les technologies de composants
utilisées pour l’amplification de puissance, à ces fréquences. Il existe plusieurs types de
transistors susceptibles d’être utilisés, cependant à notre connaissance seul le HEMT à
base de GaN combine la capacité de travailler au delà de 20GHz, avec des densités
de puissance supérieures à 1 W/mm. A titre d’information la figure 1.11 récapitule les
différentes technologies existantes et leurs limites, en termes de puissance et de fréquence.
Nos travaux ont portés sur l’étude des potentialités à hautes fréquences des transistors
HEMT GaN.
100
SiC
Puissance RF (W)
Si GaN
SiGe
10 GaAs
InP
1 10 100
Fréquence (GHz)
Figure 1.11 – Graphe recensant les matériaux existants utilisés pour l’amplification de
puissance en hyperfréquences.
Table 1.1 – Paramètres électriques principaux des alliages III-V étudiés (GaAs et GaN)
donnés pour des matériaux intrinsèques non dopés à 300K.
3
EC α EG2 (1.2)
Le champ de claquage est lié à la tension maximale qu’il est possible d’appliquer à un
composant sans le détruire. La puissance qu’il peut fournir dépend donc directement de
son champ de claquage.
- L’utilisation d’alliages ≪ grands gaps ≫permet de créer des hétérojonctions avec de
fortes discontinuités de bandes, augmentant ainsi la densité de porteurs dans le canal et
donc de la densité de courant.
- Une forte valeur de bande interdite induit également une faible densité de porteurs
intrinsèques, même à haute température, ce qui permet de limiter les courants de fuites
dans les composants.
~
~ν = ±µ(E) · E (1.3)
~ q·τ
~ν = ±µ0 · E avec µ0 = (1.4)
m∗
où τ est le temps de relaxation, m∗ la masse effective des porteurs et µ0 la mobilité pour
des champs faibles (en cm2 /V s).
La mobilité dans les matériaux massifs à été donnée dans le tableau précédent.
Cependant, les HEMTs utilisent une hétérojonction afin de confiner les porteurs dans
un puits de potentiel et créer un canal bidimensionnel. De cette façon, leur mobilité est
considérablement augmentée. Dans le cas du GaN, elle est d’environ 1500 à 2000cm2 /V.s
dans le puits de potentiel alors qu’elle n’est que de 900cm2 /V.s dans le matériaux épitaxié
sans hétérojonction. La loi de variation de la mobilité par rapport au champ électrique
varie en fonction des matériaux, et il en est donc de même pour la vitesse des porteurs v.
Les matériaux III-V possèdent un pic de survitesse. Celui-ci intervient pour des valeurs
différentes du champ électrique selon l’alliage. Ces différences sont illustrées sur la figure
1.12. Pour le GaAs il apparaı̂t pour un champ de 5kV /cm et pour 200kV /cm pour le
GaN.
3
GaN
GaAs
2 Pic de survitesse
0
0 100 200 300 400
Champ Electrique, kV/cm
Figure 1.12 – Variation de la vitesse de dérive des électrons dans le GaN et le GaAs en
fonction du champ électrique [4].
La vitesse des porteurs est 2 à 3 fois plus élevée dans le GaN que dans le GaAs, et en
particulier pour de forts champs électriques. La densité de courant étant proportionnelle
à cette vitesse, elle est donc plus élevée dans les transistors à base de GaN que dans ceux
νs
Ft ≈ (1.5)
2πLef f
où Lef f est la longueur de grille effective.
Il est à noter que dans les HEMTs les valeurs des résistances d’accès dépendent de la
mobilité des porteurs. Lorsque cette dernière augmente les résistances d’accès diminuent,
ce qui constitue un avantage en faveur du GaAs.
Les composants de puissance sont soumis à des effets thermiques importants lors
de leur fonctionnement, une partie de la puissance étant dissipée par effet Joule. Cette
puissance dissipée peut être exprimée à partir de la puissance fournie par la polarisation
continue (DC) et des puissances RF fournies par le transistor. Le bilan de puissance
s’exprime par la relation suivante :
q = −K(T ) · ∇T (1.8)
Paramètres thermiques
GaAs GaN Si SiC Saphir
K300K (W/m/K) 54 160 125 350 28
o
Rth ( C/W ) ≈ 58 ≈ 18 / / /
∆T
Rth = (1.9)
PDISS
La conductivité thermique est bien plus élevée dans le GaN que dans le GaAs, et elle
l’est encore d’avantage si l’on considère le SiC. Ce constat est important car, comme nous
l’avons dit, la plupart des composants à base de GaN sont épitaxiés sur des substrats
en SiC, en particulier pour les applications à forts niveaux de puissances. On observe
également que les HEMTs GaN ont une résistance thermique bien meilleure que celle
des pHEMTs GaAs, cependant il faut garder à l’esprit que les densités de puissance
intervenant dans les transistors à base de GaN sont nettement plus élevées, ce qui en
définitive, revient à traiter des problèmes de dissipation thermique comparables dans ces
deux technologies.
Beaucoup de solutions sont envisagées pour améliorer l’évacuation de chaleur, telle
que l’amincissement des substrats [13], les reports flip-chip sur diamant [14], ou l’ajout de
couches de passivation épaisses avec de bonnes propriétés thermiques (comme le diamant
[15]). Ces solutions permettant une meilleure évacuation de la chaleur à travers des
matériaux possédant une meilleure résistance thermique, ou en offrant des chemins de
dissipation supplémentaires.
Dans le HEMT, le flux de porteurs de charges dans le canal est réalisé par un gaz
bidimensionnel d’électrons. Leur déplacement engendre le courant en sortie du transistor.
Ces charges sont confinées dans un puits de potentiel crée à l’hétérojonction entre la
couche AlGaN et GaN ou InAlN et GaN en raison de la discontinuité de la bande de
conduction à l’interface entre les deux couches la composant.
c
N
Ga
InAl InAlIn
0,17
0.83 0,83 N/GaN
Al
0.17 N/GaN
N
0.17 0.83
compression
- - - - - -
Al In
PPZ PSP GaN PSP AlN
tension
+ + + + + +
- - - - - -
+ + + + + +
AlGaN/GaN InAlN/GaN
(contraint au GaN) (adapté au GaN)
Cette dernière est à l’origine du courant dans le transistor. Il sera donné par l’équation
du courant : ID = q.nS .v.Z.
~ =ρ
div(ǫE) (1.10)
∂(ǫE)
=ρ (1.11)
∂x
L’intégration de cette équation à la traversée d’une surface chargée avec une densité
surfacique σ donne la relation entre les champs électriques dans les deux milieux. Dans
q · ns − σInAlN/GaN
E1 = (1.12)
ǫInAlN
q · ns
E2 = (1.13)
ǫGaN
Le champ électrique restant constant dans les zones neutres, on peut représenter le
profil de champ E(x) comme sur le schéma de la figure 1.16.
• Diagramme d’énergie
Le diagramme d’énergie est obtenu à partir de la relation liant le champ électrique à
l’énergie, soit :
Z x
W (x) − W (0) = q · E(x)dx (1.14)
0
W1 = W0 + qE1 · d1 (1.15)
Or :
W0 = −qV gs + qφbInAlN (1.16)
On a donc :
W1 = −qV gs + qφbInAlN + qE1 · d1 (1.17)
donc :
σInAlN/GaN · d1
ǫInAlN ∆Ec Ef
qns (Ef, V gs) = V gs − φbInAlN + − + (1.22)
d1 q q ǫInAlN
avec :
∆Ec Ef σInAlN/GaN · d1
V th = φbInAlN − + − (en V) (1.24)
q q ǫInAlN
(1.25)
ǫInAlN
C0 = (en F/m2 ) (1.26)
d1
Où Vth représente la tension de commande à appliquer sur la grille pour que le canal
soit déplété (tension de pincement), et C0 représente la capacité par unité d’aire entre la
grille et le gaz d’électron bidimensionnel (2DEG).
• Contrôle du courant
Lorsqu’on applique une tension entre la source et le drain, les porteurs libres du canal
sont soumis à un champ électrique et acquièrent alors une vitesse v(x), qui dépend du
champ électrique en x. Le courant Ids engendré vaut donc :
0,5
Vgs=0V à -3V
0,25
Ec (eV)
-0,25
InAlN GaN
y (nm)
-0,5
15 22 30
0 x1 x2 x
Substrat
InAlN
Grille
GaN
σ(C/m-2)
+σInAlN/GaN
x
q.nS
-σMetal/InAlN
E(x)(V/m)
E2
x
E1
q.φbInAlN
ΔEc Ec
-q.Vgs
EgInAlN Grille Ef
2DEG EgGaN
Ev
ΔEf
InAlN GaN
0 d1 d2
Figure 1.17 – Répartition des charges, du champ électrique et diagramme d’énergie d’une
structure HEMT InAlN/GaN simple.
• Présentation du phénomène
Les phénomènes de pièges proviennent d’impuretés localisées dans le semi-conducteur,
qui vont capter puis réémettre des porteurs de charges. Ceux-ci ne participant pas à la
conduction vont limiter le courant de drain du transistor. En fonctionnement grand signal
ces phénomènes se traduisent par une saturation de la puissance de sortie avec la tension
VDS et une diminution de la PAE. Une augmentation de la résistance RON est également
• Le mécanisme de drain-lag
Le phénomène de ≪ drain-lag ≫apparaı̂t en technologie GaN lors de variation brusques
de la tension de drain. Il se traduit par une chute brutale du courant de drain lors
d’impulsions négatives. Le piège capture donc l’électron au cours de l’élévation de tension
drain pour le reémettre lorsque VDS diminue. Le niveau de courant de drain mesuré est
alors en deçà de celui attendu, et finit de s’établir une fois que les pièges ont reémis
les porteurs de charge (1.18). Ce phénomène est analogue à celui apparaissant dans
les transistors MESFETs à base de GaN [27]. Dans le cas de ce dernier, l’origine du
phénomène est due à la capture d’électrons dans le buffer GaN. Les travaux de P. B.
Klein [28] basés sur la spectroscopie ont permis de confirmer que les niveaux de pièges
associés au drain-lag étaient situés en dessous de la bande de conduction et par conséquent
de confirmer leur localisation dans le buffer GaN.
Ainsi il est possible de déterminer que certain facteurs influent sur ces constantes de
temps, tels l’excitation thermique ou lumineuse.
• Le mécanisme de gate-lag
Il intervient lors d’une variation brusque de la tension appliquée sur l’accès de grille.
Au cours d’une impulsion positive, présentée sur la figure 1.19, le porteur de charge qui
avait été capturé est lentement réemis ; de cette durée de relaxation dépend la vitesse
d’établissement du courant de drain.
D’après K. Horio [29], et O. Mitrofanov [30] ce phénomène de piège est localisé en
surface du composant, en particulier entre la grille et le drain. Cette hypothèse est
Vds
Vgs
t
Ids Capture
Emission
t
t1 t2
corroborée par le fait qu’il est possible de réduire le gate-lag allant même jusqu’à le
supprimer totalement grâce à des traitements de surface comme l’ajout d’une couche de
SiN (passivation) [31] entre le drain et la grille, ou encore l’ajout de plaques de champs
[32]. Ces deux procédés influent également sur la tension de claquage du composant, mais
dans des proportions opposées. En effet si l’ajout de plaques de champs a tendance à
augmenter la tension de claquage [32], [33], [34], la passivation peut avoir un effet néfaste
comme l’a remarqué A. Chini [35].
Nous tenons à souligner également une diminution significative des effets de pièges,
relative aux matériaux utilisés, entre la technologie AlGaN/GaN et InAlN/GaN [36],
[37] ; une quantification comparative sera présentée ultérieurement. Bien qu’un déficit
de travaux permette d’affirmer cela, l’explication la plus immédiate est une réduction
importante des impuretés liées au matériaux utilisés. J. Kuzmick a constaté [38] une
diminution des pièges de surface liée à l’ajout de la couche d’AlN au cours de la croissance
de l’InAlN. Il l’explique par la diminution du champ électrique dûe à la couche d’AlN
sans affecter la densité de porteurs dans le canal.
Vgs
t
Ids Emission
Capture
t
t1 t2
Grille
Source Drain
InAlN
2DEG
GaN
Substrat
Figure 1.20 – Coupe d’un composant mettant en évidence les traitements de surface tels
que la passivation et la plaque de champ de source.
Figure 1.21 – Vitesse de dérive des porteurs dans le semi-conducteurs GaN en fonction
du champ électrique pour différentes températures.
à cause de ces fuites. Ce phénomène est observé sur les composants présentés au cours de
la caractérisation, et tend à être réduit depuis grâce à l’ajout d’une fine couche d’oxyde
thermique natif d’aluminium sous la grille (AlOx d’une épaisseur d’environ 20Å).
Cette amélioration technologique rapproche le composant HEMT d’une technologie
Metal Oxyde Semiconducteur, ainsi le composant s’apparenterait à un MOSHEMT
pouvant présenter la particularité d’être naturellement déserté ou ≪ normally OFF ≫[45].
Nous avons choisi de nous intéresser aux phénomènes précédents car ils sont les plus
spécifiques aux composants HEMTs InAlN/GaN. Cependant il est possible de trouver une
explication détaillée des effets intervenant dans le GaN dans les manuscrits de R. Vetury
[31], M. Faqir [26], O. Jardel [3] et M. Gonshoreck [20]. Nous proposons en figure 1.22 une
coupe du transistor HEMT InAlN/GaN qui sera étudié par la suite.
Au niveau du transistor unitaire, des mesures prometteuses pour les bandes Ku, K
1,75 µm GaN
Figure 1.22 – Coupe du transistor HEMT à base d’InAlN/GaN étudié par la suite.
et Ka ont put être réalisées, comme le montre A. Crespo [46] en 2010. Il présente une
caractérisation grand signal à 35 GHz, pour une polarisation de 20V avec un courant de
drain correspondant à une polarisation en classe AB profonde. Ce transistor, composé de 4
doigts de grille de 85µm de largeur et de 0, 25µm de long délivre une densité de puissance
de sortie de l’ordre de 5, 8W/mm, avec un gain associé de 6, 6dB et un rendement en
puissance ajouté de 43%.
Au niveau des amplificateurs puissance, nous proposons ici un récapitulatif des
performances connues à ce jour en bande Ka. A ces fréquences [26GHz − 35GHz] peu de
composants sont utilisés pour des applications de puissances. Les plus largement utilisés
restent les pHEMT à base d’arséniure de gallium. Cependant les composants HEMT à base
de GaN gagnent petit à petit leur place au sein des applications de télécommunications
satellites et radar. Nous présentons dans le tableau 1.23, les différents résultats connus
à ce jour issus de laboratoires et d’industries, pour des conceptions en amplification de
puissance en bande K.
L’écart constaté sur les performances des produits issus des fonderies et laboratoires
Américains illustre la relative maturité qu’ils possèdent vis à vis de leur concurents
Européens. Cette avance peut s’expliquer par les restrictions imposées par les États Unis
sur les composants ≪ sensibles ≫.
1.6 Conclusion
Nous avons pu constater en bande Ka, que les HEMT GaN, malgré leur manque de
maturité, présentent des densités de puissances 2 à 6 fois supérieures à celles obtenues grâce
aux pHEMT à base de GaAs. Les pHEMT possèdent néanmoins des avantages certains
liés à leur disposition à opérer à des fréquences plus importantes ainsi que leur faible
génération de bruit qui les oriente naturellement vers des applications d’amplification
faible bruit.
L’indéniable capacité du HEMT GaN à supporter des tensions et des puissances élevées
en font une structure privilégiée pour l’amplification de puissance, toujours actuellement
entachée des effets limitatifs dispersifs présentés auparavant. Comme nous l’avons
vu l’alliage InAlN/GaN devrait permettre de réduire considérablement les pertes de
puissances liées aux pièges tout en augmentant la fréquence d’utilisation des composants.
D’ailleurs, l’ITRS (International Technology Roadmap for Semiconductor) préconisait,
en 2006, le développement des HEMT GaN pour les applications de puissance allant
jusqu’à 50GHz (pour 2007) allant même jusqu’à élever à 60GHz l’objectif fixé pour les
applications de puissance à base de GaN pour 2011.
Il faut cependant garder à l’esprit la jeune expérience de la filière GaN et plus
particulièrement des HEMTs à base d’InAlN/GaN. Comme nous pourrons le constater, les
composants utilisés au cours de nos travaux de caractérisation, modélisation et conception
sont issus d’une technologie en cours d’étude qui peut présenter des singularités qu’il est
important de comprendre et d’interpréter si l’on souhaite contribuer à son amélioration.
Gallium
Chapitre 1 : Evolution et potentialités des transistors HEMTs à base de Nitrure de
Ps Ps/dev Nbr d'étages Fréquence centrale Bande Type PAE Gain Mode Polar Date Remarques
InP / GaAs HBT W W/mm GHz GHz % dB Pulsé/CW V
[47] TRW Electronics 0,5 21 21-24 MMIC 40 9 CW Vce=5,5V 2000 InP
[48] NEC 1,59 1 30 29,8-31 MMIC 35 6,8 CW Vce=9V 2000 AsGa
GaAs pHEMT Ps Ps/dev Nbr d'étages Fréquence centrale Bande Type PAE Gain Mode Polar Date Remarques
[49] Fujitsu 2,2 3 24 23-26 MMIC 20 28 CW Vds=7V/Ids=1,5A 2000
[50] Eudyna 0,28 4 26 20-30 MMIC 10 16 CW Vds=10V/Ids=250mA 2005 composant commercial
[51][52] Triquint 4 0,5 3 30 26-32 MMIC 25 18 CW Vds=6V/Ids=1,6A 2005 composant commercial
[53] Triquint 7 0,4 3 30 26-32 MMIC 20 18 CW Vds=6V/Ids=3,2A 2005 composant commercial
[54] Mimix Broadband Inc. 0,63 0,35 3 19,7 17-24 MMIC 16 CW Vds=5V/Ids=700mA 2006
[55] Mimix Asia 3,5 0,74 4 35 34-36 MMIC 25 22 Pulsé 2008
[56] Triquint 3,8 0,79 3 32 32,5-36 MMIC 36 22 CW Vds=6V/Ids=1A 2010 composant commercial
[57] UMS 0,56 4 23,5 23-26,5 MMIC 19 32 CW Vds=6V/Ids=550mA 2010 composant commercial
AlGaN/GaN HEMT Ps Ps/dev Nbr d'étages Fréquence centrale Bande Type PAE Gain Mode Polar Date Remarques
[58] HRL Laboratories 2,2 2,6 2 33 24,5-33 MMIC 18,6 5 CW Vds=13V/Ids=270mA 2004
[59] Fraunhofer/TNO 2,5 1,31 2 27 25-34 MMIC 7 6 CW Vds=30V/Ids=310mA 2005
[60] HRL Laboratories 4 1,25 2 28 27,5-34,5 MMIC 23,8 8 CW Vds=10V 2005
[61] Cree 8 5,3 1 30 30-35 MMIC 31 4,1 CW Vds=28V 2005 composant pré-adapté
[62] HRL Laboratories 3,7 3,1 2 26,5 25-30 MMIC 20 9 CW Vds=24V 2006
[63] Army Research Laboratory 4 3,3 35 26-36 MMIC 23 5 CW Vds=24V 2006
[64] Toshiba 20 3,1 2 26 26-30 MMIC 15 4,7 CW Vds=30V 2011 composant pré-adapté
InAlN/GaN HEMT Ps Ps/dev Nbr d'étages Fréquence centrale Bande Type PAE Gain Mode Polar Date Remarques
III-V Lab 4,5 4,1 2 20 19,5-20,5 Hybride 20 7,5 CW Vds=20V/Ids=300mA 2011 Démonstrateur
III-V Lab 1,6 2,8 2 26,5 25,5-26,5 Hybride 15 7,6 CW Vds=20V/Ids=160mA 2011 Démonstrateur
Figure 1.23 – Comparaison des performances RF d’amplificateurs de puissance aux bandes K et Ka utilisant des transistors de
différentes technologies.
Page 53
Chapitre 2 : Instrumentation et méthodes de caractérisation
Chapitre 2 :
Instrumentation et méthodes de
caractérisation
2.1 Introduction
Nous présenterons dans ce chapitre une étude parallèle des technologies à base de
composants AlGaN/GaN et InAlN/GaN réalisés au III-V Lab. Il comportera une étude
conventionnelle permettant d’évaluer les capacités des composants, mais aussi d’extraire
un modèle linéaire et non-linéaire nécessaire à la conception d’amplificateurs de puissance.
Nous proposerons également une méthode de caractérisation grand signal dédiée aux
applications de commutateurs de puissance. Enfin, nous présenterons les différentes études
menées sur les méthodes et instruments de caractérisation, permettant d’appréhender
et d’interpréter les phénomènes intervenant dans les HEMTs en fonctionnement. Une
importance particulière sera accordée aux problèmes relatifs à l’auto-echauffement des
composants. Une méthode de caractérisation de l’impédance thermique, permettant de
s’affranchir des phénomènes de pièges sera proposée.
Trigger IG VG VD ID
Oscilloscope
Réseau Réseau
d’accès d’accès
Anritsu MG3695B
10.000000 GHz
- 1.-00. -80.-60. -40. 0.
2 00. 20. 40. 60. 81. 0
Level Freq Setup Pulse
10 MHz référence
RF
Analyseur de Réseaux
Vectoriels
DC
DC RF+DC RF
RF RF+DC
Té de polarisation
Té de polarisation D.S.T
τ! ~ 400 ns T ~ 10 µs
V0
Niveau de repos
temps
TINST
T0
temps
Paramètres statiques
IGS (mA/mm)
RON (Ω.mm) VP (V ) VBK (V ) IDSS (A/mm)
@VDS = 25V
AlGaN/GaN 2, 6 −4, 5 ≈ 100 0, 9 1, 5
InAlN/GaN 2, 9 −3, 5 ≈ 60 1, 1 5, 6
1.2 1.2
0.8 0.8
0.4
0.4
0.0
Ids (A/mm)
Ids (A/mm)
0.0
-0.4
-0.4
VGS = 0V à -10V -0.8 VGS = 0V à -9V
-0.8
-1.2
-1.2 -1.6
-1.6 -2.0
-20 -15 -10 -5 0 5 10 15 20 25 -20 -15 -10 -5 0 5 10 15 20 25
Vds (V) Vds (V)
a) b)
Figure 2.3 – Réseau IV à VGS constant pour une polarisation de repos Vgs0 = Vds0 = 0V ,
a) pour un composant AlGaN/GaN, le réseau est donné pour Vgsi = 0V à −10V par pas
de 1V ; b) d’un composant InAlN/GaN, le réseau est donné pour Vgsi = 0V à −9V par
pas de 1V .
Cette étude préliminaire montre une caractéristique I-V des transistors issus de la
technologie InAlN/GaN. Cette caractéristique se rapproche de celle obtenue avec la
technologie AlGaN/GaN. Les écarts les plus importants sont observés sur la tension de
claquage ainsi que sur les courants de fuite plus important observés sur les composants
à base d’InAlN. La tension de claquage est mesurée au III-V Lab suivant la méthode
proposée par S. R. Bahl en 1993 [68]. Ces résultats illustrent les principaux défauts
observés sur les premières plaques InAlN/GaN réalisés au III-V Lab. Ces défauts ont été
abordés dans le chapitre précédent. En conséquence de sa tension de claquage inférieure,
le point de polarisation utilisé, au cours des études petits et grands signaux, sera ramené
à VDS ≈ 20V au lieu de VDS ≈ 25V . Nous rappelons que ce problème, abordé dans le
paragraphe 1.5.1.4, tend à être réduit par l’ajout d’un oxyde natif sous la grille. Celui-ci
contribue également à diminuer la fuite de courant.
De ces mesures il est possible de déterminer la transconductance gm ainsi que la
conductance de sortie gd qui sont respectivement les dérivées partielles de IDS en fonction
de VDS et VGS comme le montrent les équations 2.1 et 2.2 :
∂IDS
gm = (2.1)
∂VGS
∂IDS
gd = (2.2)
∂VDS
Ces deux paramètres permettent de définir l’état de la source de courant au point
mesuré. Nous verrons que les caractérisations petit signal permettent également d’extraire
ces paramètres. Un écart est cependant observable du fait de la présence des pièges. En
fonctionnement d’amplification de puissance en classe AB profonde le point de polarisation
communément choisi avec ce type de composants est VDS ≈ 25V, IDS ≈ 30mA/mm.
Dans ces conditions de polarisation les performances statiques du composant sont
limitées par l’effet des pièges et de l’élévation de température liée à la dissipation de
puissance. L’impact sur les caractéristiques I-V seront présentées ultérieurement. Pour le
point de polarisation choisit, la puissance dissipée est de PDISS = 0, 75W et correspond
à une élévation de température de l’ordre de 15o C pour un 8x75µm. Afin de déterminer
l’impact de chacun de ces effets nous essaierons par la suite de les dissocier.
1
POU T max = .Imax .(Vmax − Vcoude ) (2.3)
8
Avec :
La différence entre les puissances de sorties, est calculé pour chaque I-V en pourcentage
selon les équations 2.5 et 2.6 :
∆I ′ .∆V ′
GL(%) = 1 − (2.5)
∆I.∆V
∆I ′′ .∆V ′′
DL(%) = 1 − (2.6)
∆I ′ .∆V ′
Ids
ΔI ΔI’ ΔI’’
Vds0
Vds
ΔV’’
ΔV’
ΔV
Figure 2.4 – Schéma explicatif des pertes de puissances liées au gate-lag et au drain-lag
pour différentes polarisation de repos, (1) VGS0 = 0V et VDS0 = 0V , (2) VGS0 = Vp et
VDS0 = 0V et (3) VGS0 = Vp et VDS0 = 25V .
Nous présentons l’étude effectuée sur les pièges pour les deux composants 8x75µm.
Les courbes mesurées et présentées en figure 2.5 sont données pour VGS = 0V .
1.5 1.5
1 2 1
3
2
1.0 3 1.0
Ids (A/mm)
Ids (A/mm)
0.5 0.5
(1): VGS0=0V, VDS0=0V (1): VGS0=0V, VDS0=0V
(2): VGS0=-5V, VDS0=0V (2): VGS0=-5V, VDS0=0V
(3): VGS0=-5V, VDS0=25V (3): VGS0=-5V, VDS0=25V
0.0 0.0
0 5 10 15 0 5 10 15
Vds (V) Vds (V)
a) b)
Figure 2.5 – Tracé des mesures de pièges, à VGS = +1V , entre a) un composant
AlGaN/GaN, b) et un composant InAlN/GaN aux points de polarisation de repos (1),
(2) et (3).
Les valeurs proposées dans la table 2.2 ainsi que les mesures présentées en figure
2.5 sont données afin d’illustrer de manière qualitative une comparaison entre les deux
technologies. On peut ainsi mettre en évidence une réduction significative des pertes de
puissance relative à ces effets dispersifs dans le HEMT InAlN/GaN.
Table 2.2 – Report des valeurs calculées de gate-lag et drain-lag, obtenues par
comparaison relative des courbes à VGS = +1V .
Ids(A)
0.7 0.7
0.0 0.0
-10 -8 -6 -4 -2 0 5 10 15 20 25 30
Vgs(V) Vds(V)
Vgs (V) Vds(V)
freq, GHz
100 S21
50
VGSi
VGS0
VDS0
VDSi
0
S12
sparam1..S(1,1)
S22 -50
0 5
freq (2.000GHz to 35.00GHz)
10 15 20 25 30 35
10
freq, GHz
mag(sparam1..S(1,2))
S11 4 S21
2
S12
0
freq (2.000GHz to 35.00GHz) 0 5 10 15 20 25 30 35
freq, GHz
S21 . Nous nous intéressons également au gain maximum sur la bande [2GHz − 40GHz]
pour deux composants de développement 8x75µm.
Au cours de cette étude, les deux transistors sont polarisés pour une application
d’amplification de puissance en classe AB. La polarisation est donc fixée à VDS = 25V et
IDS = 120mA pour le composant AlGaN/GaN et VDS = 20V et IDS = 120mA pour celui
à base d’InAlN/GaN. Les paramètres-[S] ainsi mesurés sont présentés en figure 2.7.
sparam1..S(2,2)
sparam1..S(1,1)
S(2,2)
S(1,1)
S22 S22
S11 S11
8 8
|, |S12| (dB)
|S |, |S | (dB)
|S21mag(S(1,2))
6 6
12
4 4
S21 S21
21
2 2
S12 S12
0 0
0 5 10 15 20 25 30 35 0 5 10 15 20 25 30 35
freq, GHz freq, GHz
150
150
phase(sparam1..S(1,2))
Phase S21, S12 (°)
100
100
phase(S(1,2))
S21 S21
50
50
Phase
0
S12 S12
0
-50
0 5 10 15 20 25 30 35 -50
0 5 10 15 20 25 30 35
freq, GHz
freq, GHz
a) b)
Nous avons décidé d’utiliser le gain maximum comme facteur révélateur de l’étude
petit signal. Cette courbe est réalisée à partir du gain stable maximum (MSG) et le gain
maximum disponible (MAG) (figure 2.8). Elle permet de connaı̂tre le gain linéaire d’un
transistor qui serait parfaitement adapté.
La table 2.3 présente un comparatif des performances petit signal extraites à partir des
résultats précédents. Ces mesures servent de point de départ à l’étude load-pull présentée
25 25
15 15
10 10
5 5
0 0
1E10 4E10 1E10 4E10
freq, Hz freq, Hz
Figure 2.8 – Tracé des mesures de gain maximum pour a) un composant HEMT
AlGaN/GaN (VDS = 25V et IDS = 120mA) et b) un composant HEMT InAlN/GaN
(VDS = 20V et IDS = 120mA)
T ransition Gain(dB) ∗
Z22 Gain(dB) ∗
Z22
M SG/M AG(GHz) @10GHz @10GHz 18GHz @18GHz
AlGaN/GaN 14, 5 15 23, 7 + 21, 5.j 9, 6 15, 5 + 11, 8.j
InAlN/GaN 10 16, 3 28, 6 + 11, 3.j 10, 3 21, 7 + 4, 7.j
Table 2.3 – Report des valeurs issues de la mesure du gain maximum pour un composant
AlGaN/GaN et un InAlN/GaN.
2.2.1.4 Discussion
Cette étude petit signal a mis en évidence un comportement similaire des paramètres-
[S] et ce alors que le procédé de fabrication des HEMTs InAlN/GaN n’en est qu’au
commencement, ce qui est encourageant. La différence que l’on peut observer sur la
transition MSG/MAG est dûe à une résistance plus importante du métal grille sur ce
process.
puissance d’entrée à une fréquence bien précise, il est donc nécessaire de réaliser un
étalonnage complémentaire de puissance.
Trigger
IG VG VD ID
Réseau Réseau
d’accès d’accès
Anritsu MG3695B
10 MHz Référence
Analyseur
Analyseur de
de Réseaux
Réseaux
10.000000 GHz
Level Freq Setup Pulse
Vectoriels
VectorielNonlinéaires
Nonlinéaire
BUS IEEE 488(GPIB)
CH1 CH2 CH3 CH4
RF DC TCP-IP
en impulsion en impulsion
Coupleurs
d’ondes DC
50Ω
en impulsion
MPT-Tuner f0-2f0-3f0
Tuner f0
Drain
Grille 50Ω
Source Té de polarisation
Té de polarisation
D.S.T
Il est cependant possible de remplacer cet ARV par un analyseur de réseau vectoriel
non-linéaire (ARVNL). A Brive et Limoges, ce système repose sur un LSNA (Analyseur
de Réseaux Grand Signal). Il permet la reconstruction des formes d’ondes à l’entrée et à
la sortie du DST dans le domaine temporel, à la manière d’un oscilloscope qui pourrait
visualiser les ondes RF. Dans ce cas, l’accès aux formes d’ondes temporelles est réalisé
grâce à l’acquisition de l’amplitude de puissances des différentes harmoniques ainsi que
des relations de phases existant entre elles. Ceci est rendu possible grâce à l’utilisation de
coupleurs situés au plus proche du DST [72].
POU T −W att
POU T −dBm = 10.log10 ( ) (2.7)
10−3
- Le gain en puissance exprimé en dB :
Z − Z0
Γ= (2.10)
Z + Z0
où Z0 est l’impédance caractéristique usuellement fixée à 50Ω.
20 15
18 13
Gain (dB)
Gain (dB)
16 11
14 9
12 7
10 5
10 15 20 25 30 35 40 45 10 15 20 25 30 35 40 45
Pin (dBm) Pin (dBm)
140 120
120 100
100
80
Pout (W)
Pout (W)
80
60
60
40
40
20
20
0 0
10 15 20 25 30 35 40 45 10 15 20 25 30 35 40 45
Pin (dBm) Pin (dBm)
50 50
40 40
PAE (%)
PAE (%)
30 30
20 20
10 10
0 0
10 15 20 25 30 35 40 45 10 15 20 25 30 35 40 45
Pin (dBm) Pin (dBm)
6 10
5 8
4
6
Ids (A)
Ids (A)
3
4
2
2
1
0 0
10 15 20 25 30 35 40 45 10 15 20 25 30 35 40 45
Pin (dBm) Pin (dBm)
a) b)
Table 2.4 – Comparaison des performances de puissances mesurées à 2GHz pour une
impédance optimale de PAE, a) pour une barrette de puissance AlGaN/GaN et b) une
barrette de puissance InAlN/GaN.
l’ordre de 100W en bande S. Cette observation est renforcée par le fait que la polarisation
de la barrette d’InAlN/GaN à été limitée à VDS = 25V , comme cela à déjà été abordé au
cours de la caractérisation statique. Les densités de puissance sont de 3, 5W/mm pour la
barrette de puissance à base d’AlGaN/GaN, et 3W/mm pour celle à base d’InAlN/GaN.
La différence importante de gain linéaire (≈ 5dB) est liée à la présence de trous métallisés
sur la barrette d’AlGaN/GaN ; alors que dans le cas de la barrette d’InAlN/GaN les
sources sont portées à la masse par des fils d’or.
16 16
15 15
14 14
Gain (dB)
Gain (dB)
13 13
12 12
11 11
10 10
9 9
-5 0 5 10 15 20 25 0 5 10 15 20 25
Pin (dBm) Pin (dBm)
2.5 2.5
2.0 2.0
Pout (W)
Pout (W)
1.5 1.5
1.0 1.0
0.5 0.5
0.0 0.0
-5 0 5 10 15 20 25 0 5 10 15 20 25
Pin (dBm) Pin (dBm)
50 50
40 40
PAE (%)
PAE (%)
30 30
20 20
10 10
0 0
-5 0 5 10 15 20 25 0 5 10 15 20 25
Pin (dBm) Pin (dBm)
0.18 0.22
0.16 0.20
0.18
0.14
Ids (A)
Ids (A)
0.16
0.12
0.14
0.10 0.12
0.08 0.10
-5 0 5 10 15 20 25 0 5 10 15 20 25
Pin (dBm) Pin (dBm)
a) b)
pour le transistor à base d’AlGaN/GaN et VDS = 20V et IDS = 130mA pour celui à base
d’InAlN/GaN.
Les performances de puissances obtenues lorsque les composants sont chargés par les
impédances optimales de rendements en puissance ajoutés (PAE) sont présentés en figure
2.12 et portés dans la table 2.6.
Comme dans le cas précédent, la courbe de courant IDS (Pin ) nous permet de visualiser
l’influence des pièges qui sont plus présents dans le composant à base d’AlGaN que dans
celui à base d’InAlN.
Gain(dB) Pout (W ) P AE(%) IDS (A)
AlGaN/GaN 5, 5 2, 1 32, 7 0, 19
InAlN/GaN 6, 5 2, 5 42, 7 0, 23
• Discussion
A partir de cette étude nous avons pu, non seulement valider la capacité des
composants issus de la technologie InAlN/GaN à obtenir des résultats comparables à ceux
en AlGaN/GaN, mais également démontrer la nécessité de réduire la présence de pièges.
Nous rappelons également qu’afin de favoriser la montée en fréquence, il sera nécessaire
d’opter pour des transistors de développement et de longueur de grille plus faible. C’est
dans cet objectif que des composants de longueur de grille inférieure Lg = 0, 15µm sont à
l’étude au III-V Lab.
• Introduction :
Le commutateur est une fonction, permettant de privilégier une voie RF dans un
système tout en isolant une autre (par exemple un module d’émission / réception). Ce
9 10
8 9
Gain (dB) 8
Gain (dB)
7
7
6
6
5 5
4 4
-10 -5 0 5 10 15 20 25 30 -5 0 5 10 15 20 25 30 35
Pin (dBm) Pin (dBm)
2.5 3.5
3.0
2.0
2.5
Pout (W)
Pout (W)
1.5 2.0
1.0 1.5
1.0
0.5
0.5
0.0 0.0
-10 -5 0 5 10 15 20 25 30 -5 0 5 10 15 20 25 30 35
Pin (dBm) Pin (dBm)
35 50
30
40
25
PAE (%)
PAE (%)
20 30
15 20
10
10
5
0 0
-10 -5 0 5 10 15 20 25 30 -5 0 5 10 15 20 25 30 35
Pin (dBm) Pin (dBm)
0.20 0.28
0.26
0.18
0.24
0.16 0.22
Ids (A)
Ids (A)
0.20
0.14 0.18
0.16
0.12
0.14
0.10 0.12
-10 -5 0 5 10 15 20 25 30 -5 0 5 10 15 20 25 30 35
Pin (dBm) Pin (dBm)
a) b)
principe permet, par exemple, l’utilisation d’un seul élément rayonnant (antenne) utilisée
alternativement par la voie d’émission, puis par la voie de réception. Pour ce faire, il
est possible d’utiliser un transistor selon deux modes de fonctionnement principaux,
0.882
0.765
Transistor-ON
0.647
0.529
0.412
0.294
Transistor-OFF
IDS (A)
0.176
0.059
-0.059
-0.176
-0.294
-0.412
-0.529
-0.647
-0.765
-0.882
-1.000
VDS (V)
Grille Drain
Drain Source
a) b)
Figure 2.14 – Photos de transistor a) à grille déporté utilisé dans le cas d’applications
de commutateur en configuration parallèle et b) à source commune utilisés dans les
applications d’amplification de puissance et de commutateur en configuration série.
Analyseur de Réseaux
Non-Vectoriels
CH1 CH2 CH3 CH4
Coupleurs d’ondes
Tuner MPT
Drain
Source
Grille
ZDRAIN
Figure 2.15 – Banc utilisé pour la mesure des formes d’ondes temporelles en mode
d’excitation par le drain.
6 0.6
4 0.4
0.2
2
Vds (V)
Ids (A)
0.0
0
-0.2
-2
-0.4
-4 -0.6
-6 -0.8
0 100 200 300 400 500 0 100 200 300 400 500
time, psec time, psec
0.2 0.03
0.1 0.02
0.01
Vgs (V)
0.0
Igs (A)
0.00
-0.1
-0.01
-0.2
-0.02
-0.3 -0.03
0 100 200 300 400 500 0 100 200 300 400 500
time, psec time, psec
Figure 2.16 – Formes d’ondes temporelles des courants / tensions de grille et de drain,
pour différents niveaux de puissance Pe = 7, 17, 25 et 30dBm.
• Résultats de mesures :
- Impédance continue de drain ZDRAIN = 1M Ω
L’acquisition des formes d’ondes temporelles des courants et tension de drain, nous
permet de reconstituer les cycles de charge en mode transistors-ON à VDS = VGS = 0V . Le
cycle de charge extrinsèque de l’accès de drain est donc présenté pour les deux technologies
en figure 2.17.
1.5 0.50
1.0
0.25
Ids (A/mm)
0.5
Ids (A/mm)
0.0 0.00
-0.5
-0.25
-1.0
-1.5 -0.50
-5 -4 -3 -2 -1 0 1 2 3 4 5 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
Vds (V) Vds (V)
a) b)
L’étude des cycles de charges en transistor-ON permet d’estimer l’influence de RON sur
le comportement fort signal. Les pertes d’insertion provenant de RON peuvent également
être déterminées par le coefficient de reflexion de drain. La figure 2.17 présente ce
paramètre Γdrain , pour les deux composants étudiés. Les valeurs du module de Γdrain
sont portées dans la table 2.18 pour une puissance d’entrée Pe = 20dBm. Dans cet état,
le composant conserve un comportement linéaire jusqu’à un fort niveau de puissance
d’entrée (Pe ≈ 30 dBm).
Pe Pe
Zout_inaln1
Figure 2.18 – Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-ON pour a) le
composant AlGaN/GaN et b) le composant InAlN/GaN.
|Γdrain |
AlGaN/GaN 0, 8
InAlN/GaN 0, 86
Table 2.7 – Comparaison des valeurs du module du coefficient de reflexion de drain Γdrain
à l’état Transistor-ON pour une puissance d’entrée Pe = 20dBm.
Nous présentons également les formes d’ondes temporelles du composant lorsque celui-
ci est à l’état transistor-OFF. Afin de placer le DST dans cet état nous utilisons une tension
de commande VGS << V p (dans le cas de l’AlGaN/GaN VGS = −15V , etVGS = −10V
pour l’InAlN/GaN).
L’étude des cycles de charges en transistor-OFF est intéressante car elle est
directement liée à l’isolation, pour un transistor en configuration parallèle. Or on peut
constater, que du fait de son mauvais pincement (fuite de grille), le composant InAlN/GaN
présente des cycles de charge particulièrement distordus. Cette observation se confirme
par l’étude du coefficient de reflexion de drain, la figure 2.20 présente l’évolution de Γdrain
en fonction de l’augmentation de la puissance pour les deux composants étudiés.
0.9 0.6
0.6 0.4
Ids (A/mm)
Ids (A/mm)
0.2
0.3
0.0
0.0
-0.2
-0.3 -0.4
-0.6 -0.6
-15
-10
-5
0
5
10
15
20
25
30
35
-20 -10 0 10 20 30 40 50 60
Vds (V) Vds (V)
a) b)
Zout_inaln
Pe
Pe
Figure 2.20 – Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-OFF pour a)
le composant AlGaN/GaN et b) le composant InAlN/GaN.
|Γdrain |
AlGaN/GaN 0, 85
InAlN/GaN 0, 56
Table 2.8 – Comparaison des valeurs du module du coefficient de reflexion de drain Γdrain
à l’état Transistor-OFF pour une puissance d’entrée Pe = 30dBm.
1.0 1.0
Zgrille = CO Zgrille = CC
0.5 0.5
Ids (A/mm)
Ids (A/mm)
0.0 0.0
-0.5 -0.5
-1.0 -1.0
-25 -20 -15 -10 -5 0 5 10 15 20 25 30 35 -25 -20 -15 -10 -5 0 5 10 15 20 25 30 35
Vds (V) Vds (V)
1.0
Zgrille = 50Ω
0.5
Ids (A/mm)
0.0
-0.5
-1.0
-25 -20 -15 -10 -5 0 5 10 15 20 25 30 35
Vds (V)
Figure 2.21 – Cycles de charge extrinsèques à VGS = −15V , pour les trois impédances
imposées par le tuner : court circuit (CC), circuit ouvert (CO), et 50Ω. Les niveaux de
puissance imposés sont Pe = 7, 15, 24 et 30 dBm.
25
Zgrille = CC Zgrille = 50Ω
20
15
Vds (V)
10
5
Zgrille = CO
0
-5
0 10 20 30 40 50
Puissance d'entrée (dBm)
1.0 1.0
Zgrille = CO Zgrille = CC
0.5 0.5
Ids (A/mm)
Ids (A/mm)
0.0 0.0
-0.5 -0.5
-1.0 -1.0
-25 -20 -15 -10 -5 0 5 10 15 20 25 30 35 -25 -20 -15 -10 -5 0 5 10 15 20 25 30 35
Vds (V) Vds (V)
1.0
Zgrille = 50Ω
0.5
Ids (A/mm)
0.0
-0.5
-1.0
-25 -20 -15 -10 -5 0 5 10 15 20 25 30 35
Vds (V)
Figure 2.23 – Cycles de charge extrinsèques à VGS = −15V , pour les trois impédances
imposées par le tuner : court circuit (CC), circuit ouvert (CO), et 50Ω. Les niveaux de
puissance imposés sont Pe = 9, 19, 30 et 35 dBm.
Dans le cas ou la tension VDS = 0V est fixée par un générateur basse impédance,
le transistor est forcé d’entrer en régime non-linéaire en explorant autant la zone des
VDS négatifs que celle des VDS positifs. Dans ces conditions, un décalage de IDS vers les
courants négatifs apparait car le cycle de charge explore des zones à courant non nul pour
des tensions de drain négatives, comme le montre la figure 2.24.
0.02
0.00
-0.02
Ids (A/mm)
-0.04
Zgrille = CC Zgrille = CO
-0.06
-0.08
-0.10 Zgrille = 50Ω
-0.12
5 10 15 20 25 30 35 40 45 50
Puissance d'entrée (dBm)
• Conclusion :
Le transistor HEMT à base de GaN grâce à un faible RON permet d’obtenir de faibles
pertes d’insertion lorsque le transistor est passant. Le phénomène d’auto-polarisation
observé lorsque le composant est mode Transistor-OFF, résulte du fonctionnement en
régime non-linéaire lors de l’injection de fortes puissances sur l’accès de drain. Comme
le montre la figure 2.25, l’isolation créée par le composant est bien meilleure lorsque le
potentiel de drain est laissé flottant (ZDRAIN = 1M Ω). La table 2.9 donne la valeur du
module de Γdrain dans chacun des deux cas pour une puissance d’entrée Pe = 34dBm.
|Γdrain |
ZDRAIN = 1M Ω 0, 84
ZDRAIN = 10Ω 0, 43
Table 2.9 – Comparaison des valeurs du module du coefficient de reflexion de drain Γdrain
à l’état Transistor-OFF pour une puissance d’entrée Pe = 30dBm.
Nous avons ainsi démontré que lorsque (ZDRAIN = 1M Ω) , ce qui correspond aux
conditions de polarisation usuelles en commutation, le transistor à base d’AlGaN/GaN
Zout_algan
Pe
Pe
Figure 2.25 – Evolution du coefficient de reflexion de drain Γdrain pour une augmentation
de la puissance d’entrée Pe allant de 7dBm à 30dBm en mode Transistor-OFF pour a)
un impédance ZDRAIN = 1M Ω et b) un impédance ZDRAIN = 10Ω.
HP 4195A
|S21|
-2.5V 30V
10Hz 500MHz
Port1 Port2
DC
DC
DST RF
RF RF+DC RF+DC
Grâce à la caractérisation petit signal basse fréquence, il est possible d’assurer une
continuité entre le comportement continu (DC) et le comportement hyperfréquence. Cette
étude permet d’identifier les constantes de temps relatives aux phénomène dispersifs basses
fréquences énumérés précédemment.
Dans le cas des transistors bipolaires, ces mesures se sont montrées particulièrement
intéressantes pour déterminer l’impédance thermique de ces composants, comme l’a
montré A. El-Rafei [75], [74], et ce, quelle que soit la taille du composant.
Dans le cas des HEMTs InAlN/GaN, que nous développons ici, la divergence qu’il est
possible d’observer entre la conductance de sortie mesures en continue (gd−DC ) et celle
mesurée en impulsions (gd−P ulse ) est due à la superposition des phénomènes thermiques
et des phénomènes de pièges.
Au cours de cette étude, nous nous sommes affranchis autant que possible de l’un de
ces deux phénomènes, afin de mettre en évidence l’impact de l’autre par la mesure de
paramètres-[S]. Pour cela nous séparerons notre approche en deux parties, l’une étant
réalisée pour une température fixe et une variation du point de polarisation et l’autre à
polarisation constante pour une variation de température.
1.4
1.2
1.0
Ids (A/mm)
0.8
0.6
0.4
0.2
0.0
0 2 4 6 8 10 12 14 16
Vds (V)
drain VDS = 10 à 25V . Nous estimons que l’élévation de température relative au point de
polarisation est de l’ordre de 20o C pour les points de polarisation considérés entre 10V et
25V (correspondant à un RT H = 21o /W ). En raison du faible courant dissipé (≈ 60 mA
pour un transistor 8x75µm) nous considérerons que l’auto-échauffement du transistor est
négligeable. La conductance de sortie gd extraite à partir des mesures présentées en figure
2.28 a), définie comme la partie réelle de l’admittance de sortie, présente une fréquence
de transition sur la bande étudiée. Cette dernière varie entre deux amplitudes en fonction
de la tension VDS . Le coefficient de transmission S21 , en figure 2.28 b), présente également
une fréquence de transition dont l’amplitude varie de 2dB en fonction de la tension de
polarisation. Une comparaison des valeurs de la conductance de sortie extraites à partir
des mesures I-V en continu (gd−DC ) et des mesures I-V en impulsions (gd−P ulse ) est dressée
en table 2.10.
Table 2.10 – Valeurs de gd−DC et gd−RF calculées à partir de l’équation 2.2 définit dans
le chapitre 2.
en fonction du champ électrique appliqué sur l’accès de drain du transistor. Une des
interprétations proposées [75], est la diminution de la barrière d’énergie vue par les pièges
à cause de l’effet de Poole-Frenkel [76]. Ce dernier entraı̂ne une augmentation significative
du taux d’émission des pièges et donc une augmentation de la fréquence de transition.
Admittance de sortie G+j.B
0.010 25 -150
B VDS=10, 15, 20V
unwrap(phase(S(2,1)))
Phase(S21) (°)
0.005 -160
21| (dB)
20
real(Y(2,2))
|SdB(S(2,1))
0.000 -170
-0.010 10 -190
1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8 1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8
freq, Hz freq, Hz
a) b)
Figure 2.28 – Résultats de l’étude petit signal basse fréquence en fonction de la tension
de polarisation. a) Tracé des parties réelles et imaginaires de l’admittance de sortie Y22 .
b) Tracé du module et de la phase du coefficient de transmission S21 .
• Influence de la température
La dépendance en température de la conductance de sortie et du coefficient de
transmission S21 a été vérifiée pour trois températures (25o C, 50o C et 75o C) ainsi que
pour les tensions de drain étudiées dans le paragraphe précédent (10V , 15V et 20V ).
Les résultats de la conductance de sortie sont portés en figure 2.29 a), il est possible
d’observer l’augmentation de la fréquence de transition avec l’élévation de la température.
Cela corrobore l’hypothèse selon laquelle les pièges sont responsables de la réduction de la
conductance de sortie, puisque le taux d’émission des pièges augmente avec la température.
Cette étude confirme la dépendance des pièges aux variations de température et de la
tension de drain VDS .
La figure 2.29 b) présente une diminution du module de S21 en basse fréquence de
1, 1dB avec l’augmentation de la température de 25o à 75o . A basses fréquences, cette
diminution du module de S21 , apparaı̂t à 25o et disparaı̂t pour des températures plus
importantes. Pour l’instant nous n’avons pas d’explications pour ce phénomène.
2.2.3.2 Discussion
Cette étude nous a permis, grâce à une approche fréquentielle, de visualiser les
variations dépendant de la tension de drain et de la température. Les variations de la
conductance de sortie gd et du module de S21 ont été attribuées aux effets de pièges. Grâce
de sortie G+j.B
0.010 -150
B Temp=25, 50, 75°C
unwrap(phase(S(8,7)))
Phase(S21) (°)
0.005 -160
20
|S21| (dB)
Admittancereal(Y(8,8))
0.000 -170
Temp=25, 50, 75°C
-0.005 G -180
-0.010 15 -190
1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8 1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8
freq, Hz freq, Hz
a) b)
à la bande couverte par l’analyseur de réseau, il est possible de rapprocher les fréquences
de transition observées aux constantes de temps d’émissions des pièges (de l’ordre de la
dizaine de millisecondes) sans toutefois permettre de les définir avec précision.
2.2.4 Conclusion
Nous avons présenté les deux principaux bancs de mesures utilisés à XLIM pour la
caractérisation de composants en vue de leur modélisation. Nous avons également abordé
les moyens d’analyse dont nous disposons en basses fréquences afin d’observer et identifier
les différents phénomènes dispersifs. Pour cela, nous avons utilisé des transistors issus des
technologies AlGaN/GaN et InAlN/GaN. Ceci à permis de montrer des performances
proches malgré une maturité moins grande de la technologie InAlN/GaN. Ces bancs de
test sont destinés à la modélisation de composants qui sera présentée dans le chapitre
3. Ces mesures servirons également de support pour la conception et la réalisation d’un
amplificateur de puissance en technologie InAlN développée dans le chapitre 4.
aux conceptions et réalisations. Nous présenterons dans les paragraphes suivants les
variations de la résistance à l’état -ON (notée RON ) en fonction de la température,
ainsi que les différentes méthodes permettant de mesurer l’impédance thermique ZT H . La
caractérisation thermique présentée dans ce paragraphe a été réalisée pour un composant
HEMT de développement 8x75µm à base d’InAlN/GaN.
• Méthode de mesure
Par définition (2.11), RON est l’inverse de la pente, c’est à dire la dérivée du courant
de drain par rapport à VDS , dans la zone ohmique.
−1
∂IDS
RON = (2.11)
∂VDS
Il est obtenu pour de faibles variations de la tension de drain lorsque le transistor
conduit (ici à VGS = 0V ). La mesure des paramètres-[S] permet donc d’accéder
indirectement à la valeur de RON . Ce dernier suit une loi de variation linéaire en fonction
de la température, comme cela a été également démontré [3]. Les paramètres-[S] sont
mesurés en continu pour une polarisation de repos VGS = VDS = 0V , pour une fréquence
allant de 10Hz à 3GHz, grâce à l’association du banc de mesure basse fréquence et du
socle thermique. Nous présentons ici les résultats obtenus pour une variation de −25o C à
125o C, avec un pas de 50o C.
A partir de la mesure des paramètres-[S], nous procédons à l’extraction des paramètres-
[Y] et nous nous intéressons plus particulièrement à Re(Y22 ). Dans les conditions de
polarisation présentées précédemment et à la fréquence de 10Hz, le schéma petit-signal
du transistor se limite à l’association en série des résistances d’accès de source, de drain et
de la conductance de sortie (2.30). En effet pour VGS = VDS = 0V les valeurs des capacités
extraites sont CGS = 0, 65pF , CGD = 0, 5pF et CDS = 0, 13pF ; ce qui correspond, à 500
MHz, à des impédances supérieures à 1kΩ, contre quelques ohms sur le chemin principal,
nous permettant ainsi les simplifications proposées.
Nous pouvons donc donner la relation 2.12 entre les différents paramètres de ce schéma
Rgd Rd Ld
Grille Drain
Cgd Cpd
gd
Cds
Cgs
Ri Rs
Ls
Source
Figure 2.30 – Schéma petit signal équivalent du transistor (en gris). A VGS = VDS = 0V
et en basses fréquences, le schéma équivalent se résume à la mise en série de l’accès de
drain, de source et de la conductance de sortie (en noir).
simplifié :
1 1
= RS + + Rd = RON (2.12)
Re(Y22 ) gd
Les composants utilisés sont des HEMTs InAlN/GaN à désertion (naturellement ON),
de développement 8x75x0, 25µm (8 doigts de grille de 75µm de largeur et 0, 25µm de
longueur). Les mesures de la partie réelle de l’admittance de sortie sont présentées à la
figure 2.31, pour des températures de socle variant de −25o C à 125o C par pas de 50o C.
Il est donc possible d’exprimer, par une relation linéaire, la variation de la résistance du
transistor à l’état -ON en fonction de la température.
Re(Y22)
Ron (T)
22)
22)
Re(Y
Re(Y
T=75°C
1E2
1E3
1E4
1E5
1E6
1E7
1E8
1E9
3E9
Temp. (° C)
freq, Hz
a) b)
1.5
1.0
Ids (A/mm)
0.5
0.0
-0.5
T=-25, 25, 75 et 125°C
-1.0
-1.5
-4 -2 0 2 4 6
Vds (V)
∆T
RT H = (2.14)
PDISS
Nous présentons en figure 2.33 les résultats obtenus par cette méthode sur un
composant HEMT à base d’InAlN/GaN de développement 8x75µm.
0.6
0.5 PDISS=5,3W
0.4
Ids (A)
0.3
0.2
0.1
0.0
0 2 4 6 8 10 12 14
Vds (V)
impulsion longue sur l’accès de drain et d’étudier les variations de IDS dûes à l’auto-
echauffement. Ainsi il est possible de déterminer les différentes constantes de temps
propres à l’impédance thermique. Comme le montre C. Teyssandier [79], cette méthode a
été particulièrement efficace pour le cas des pHEMT à base de GaAs. Cependant comme
l’a déjà montré G. Mouginot [22] pour les composants HEMT AlGaN/GaN, l’extraction
des constantes est rendue difficile à cause d’une augmentation parasite du courant IDS .
Nous présentons en figure 2.34 cette méthode appliquée à la mesure d’un composant
HEMT InAlN/GaN. L’impulsion choisie est VDS = 6V et IDS = 510mA sur une largeur
d’impulsion allant jusqu’à 10ms.
0.55
0.54
0.53
Ids (A)
0.52
0.51
0.50
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
1E-2
temps (s)
Figure 2.34 – Variation du courant de drain au cours d’une impulsion VDS = 6V , IDS =
510mA. La variation du courant dépend directement de l’impédance thermique. Le pic
observé à 10µs perturbe l’extraction des constantes de temps de l’impédance thermique.
Cette augmentation peut s’expliquer par une relaxation des pièges situés en surface
du composant. Ceci est confirmé par le fait que le phénomène n’apparaı̂t que pour la
technologie à base de nitrure de gallium. Cette manifestation est mise en évidence car
cette méthode ne permet pas de dissocier suffisamment les effets thermiques de ceux liés
aux pièges.
2.3.4 La méthode 3ω
2.3.4.1 Introduction
leur surchauffe [81]. Plus tard la méthode a été appliquée par N. O. Birge et S. R. Nagel
[82] pour mesurer la diffusivité thermique de liquides. Egalement présentée sous le nom
de Specific Heat Spectroscopy, cette méthode présente l’intérêt d’utiliser l’élément dont
on cherche à déterminer la température, à la fois comme source de chaleur, et comme
sonde de température. D. G. Cahill fut le premier à utiliser la méthode 3ω pour mesurer
la conductivité thermique d’un substrat diélectrique [83] (figure 2.35).
Film métallique
I+ b
V+
I-
V- x
y
Substrat
a) b)
Nous proposons ici d’utiliser cette méthode pour déterminer l’impédance thermique
ZT H des composants HEMTs à base de GaN. Comme nous avons pu le constater il est
délicat de réaliser une mesure précise la résistance thermique ainsi que l’extraction des
constantes de temps de l’impédance ZT H du fait de l’influence des pièges.
Pour cela nous polarisons le composant à VDS = 0V et VGS = 0V , afin d’utiliser le
RON du composant comme source de chaleur et de sonde de température.
La difficulté majeure de cette méthode réside dans la précision de la mesure ; en effet
la tension VDS (3ω) se trouve approximativement 80dB sous le signal fondamental. Nous
proposons donc d’utiliser un pont de Wheatstone (figure 2.36). Il est alimenté par un
générateur basse fréquence (GBF) permettant l’excitation du montage par un signal Vinj =
cos(ωt).
Ra Rb
GBF
Vdiff
VDS Véquil
RON Réquil
R0 R0 Ra Rb
Ra Rb
Vdiff
Vdiff VDS Véquil
V0.cos(ωt) VDS Véquil
RON
RON Réquil Réquil
e3ω
a) b)
RON
VDS = .Vinj (2.15)
RON + Ra
Requil
Vequil = .Vinj (2.16)
Requil + Rb
Lorsque le pont est équilibré : VDS − Vequil = 0
RON Requil
= (2.17)
RON .Ra Requil .Rb
l’équilibre du pont, il est donc possible d’exprimer VDS en fonction de e3ω par un pont
diviseur de tension :
Ra + R0 //(Rb + Requil )
VDS = .e3ω (2.19)
RON + [Ra + R0 //(Rb + Requil )]
RThev V
équil
Réquil
EThev
avec :
R0
ET hev = .e3ω (2.21)
Ra + RON + R0
Requil
Vequil = .Eth (2.23)
Requil + Rth
Requil .R0
Vequil = .e3ω (2.24)
(Requil + Rb )(RON + R0 + Ra ) + R0 (RON + Ra )
A l’équilibre du pont de Wheatstone :
Une fois la phase d’étalonnage réalisée (équilibrage du pont), nous fixons la valeur
de la tension d’excitation Vinj = V0 .cos(ωt) et nous réalisons un balayage en fréquence
sur une bande allant de 100Hz à 1MHz. Comme nous l’avons vu précédemment, il est
possible d’exprimer RON (T ) par une fonction linéaire de la température T de la forme :
1 + cos(2ωt)
PDISS = VDS0 .IDS0 .cos2 ωt = VDS0 .IDS0 . (2.30)
2
Le paramètre PDISS possède donc une composante continue (DC) PDISS0 ainsi qu’une
composante alternative (AC) à 2ω. En substituant les équations 2.30 et 2.29 dans
l’équation 2.28, il est possible d’exprimer le paramètre RON en fonction de t :
1 + cos(2ωt)
RON (t) = RON 0 [1 + α(Zth .VDS0 .IDS0 ( ))] (2.31)
2
Lorsque l’on vient exciter cette résistance par le signal I0 .cos(ωt), il est possible
d’exprimer VDS (t) en fonction des paramètres définis précédemment :
1 + cos(2ωt)
VDS (t) = [RON 0 [1 + α(Zth .VDS0 .IDS0 ( ))]].IDS0 .cos(ωt) (2.33)
2
En développant l’expression 2.33, puis en l’ordonnant selon les harmoniques on obtient
donc :
4.e3ω
⇔ Zth = 2
(2.36)
α.RON 0 .VDS0 .IDS0
On peut, à partir des équations 2.36 et 2.27, exprimer l’impédance thermique Zth en
fonction de la tension mesurée VDIF F et des différents paramètres du circuit :
4.VDIF F 3ω
Zth = 2 3
(2.37)
γ.α.RON 0 .IDS0
Nous verrons dans les paragraphes suivant, les difficultés rencontrées ainsi que les
solutions retenues pour le montage du banc.
Cette méthode a déjà été utilisée par C. Mion pour la détermination des propriétés
thermiques du nitrure de gallium [89]. Nous souhaitons appliquer ce procédé aux
transistors HEMT afin de déterminer leur impédance thermique. Nous avons donc réalisé
des simulations afin d’identifier les difficultés d’une telle approche. La modélisation d’un
circuit thermique a déjà été proposée [3] [69], elle repose sur l’utilisation de cinq cellules
RC. Cette modélisation permet une excellente concordance des constantes de temps
thermique qu’il est possible d’extraire à partir de la simulation physique comme le montre
la figure 2.39.
Ce modèle de circuit thermique, bien que provenant d’un composant différent, nous
permettra néanmoins d’estimer les grandeurs intervenant et qui faudra mesurer à l’aide de
la méthode 3ω. Pour cela, nous avons implémenté le circuit présenté en figure 2.40.a dans
le modèle du composant. Il est connecté à la source de courant du transistor et permet
de déterminer l’élévation de température en fonction de la puissance dissipée instantanée.
La température ambiante symbolisée par une source de tension continue. La figure 2.40.b
présente la réponse de ce circuit thermique dans le domaine fréquentiel.
5 25
Zth=Σ Rth N.(1-exp(-t/τN))
N=1
20
Zth (°C/W)
Rth1 26 t1 1.50E-08 15
Rth2 20 t2 8.00E-06
Rth3 16 t3 1.10E-04
Rth4 16 t4 8.00E-03
10
Rth5 11.5 t5 3.50E-07
5
Simulations 3D éléments finis
Modèle avec 5 Cellules RC
0
HEMT 8x75p35µm 1.E-09 1.E-07 1.E-05 1.E-03 1.E-01 1.E+01
7W/mm T0=30°C Temps (s)
GaN 1,2µm/SiC 440/AuSn 45/Al 2mm
V=Tamb
R1 C1 25
20
I=Pdissipée R2 C2
mag(T)/0.05
Zth (°C/W)
15
T°C
R3 C3
10
R4 C4 5
0
R5 C5
1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8
freq, Hz
a) b)
Nous nous intéressons ici à l’étude théorique, réalisée à l’aide d’ADS (logiciel de
conception et simulation assisté par ordinateur), du montage proposé précédemment.
Le modèle du transistor contient la source de courant présentée dans le chapitre suivant.
Cette source de courant permet de synthétiser le courant IDS en fonction de la tension
VDS pour des valeurs positives et négatives.
En utilisant la faible resistance du transistor à VGS = 0V (dans la zone ohmique)
comme source de chaleur, nous proposons d’appliquer la méthode 3ω entre les accès de
source et de drain du composant. Pour cela, nous appliquons un signal RF dont nous
faisons varier la fréquence sur l’accès de drain.
• Analyse intrinsèque
La variation des résistances d’accès RS et RD en fonction de la température dépend des
métallisations utilisées au cours des étapes de process technologique (Titane / Aluminium
/ Nickel / Or dans le cas du composant étudié). Afin de généraliser l’analyse, nous avons
considéré les résistances fixes en fonction de la température. Dans un premier temps, nous
considérerons que la variation de la résistance RON (∆T ) est attribuée à la variation de la
résistance du canal notée Rcanal , comme le montre la l’équation 2.38.
RON 0
Rcanal (∆T ) = Rcanal .(1 + α. .∆T ) (2.39)
Rcanal
La puissance dissipée aux bornes de celle-ci est à l’origine de l’apparition du terme à
la fréquence 3.f0 auquel nous souhaitons nous intéresser. Si on considère uniquement la
puissance dissipée dans le canal, l’expression de l’impédance thermique fait intervenir la
résistance Rcanal ainsi que RON 0 à la température ambiante :
4.VDIF F 3ω
Zth = 3
(2.40)
γ.α.RON 0 .Rcanal .IDS0
L’étude de la simulation permet de connaı̂tre à chaque instant les valeurs VDIF F 3ω ,
ainsi que des paramètres VDS et IDS aux bornes du transistor intrinsèque. Dans le cas
du transistor intrinsèque nous avons calculé RON 0 = 3, 17Ω dépendant uniquement de la
résistance Rcanal ainsi que le paramètre γ = 0, 33 à l’aide de l’équation 2.26.
En utilisant ces valeurs dans l’équation 2.37, il est possible de trouver l’expression
de l’impédance thermique complexe. Le résultat obtenu, présenté en figure 2.41, est
donné pour différentes amplitudes du signal VDS en fonction de la fréquence double.
Nous rappelons que l’étude de l’impédance thermique se fait en fonction de 2.f0 , car la
température est générée par la source (ici Rcanal ) au deuxième harmonique. Comme on
peut le constater, un décalage apparaı̂t sur la partie réelle de l’impédance Zth dépendant
de l’amplitude du signal d’excitation, alors que la partie imaginaire concorde parfaitement
(figure 2.41.b). Il est possible de déterminer empiriquement que le décalage observé dépend
de la tension d’excitation suivant une loi polynomiale de degré 3. Ce décalage est présenté
en figure 2.43 et comparé à une fonction polynomiale de degré 3.
En corrigeant manuellement le décalage constaté on observe une bonne concordance
(présentée sur la figure 2.42) entre la simulation du circuit thermique et sa mesure par la
méthode 3ω.
Dans le montage expérimental, nous ne pouvons pas mesurer les variations de la
60 0.0
50 -0.5
imag(test_zth..T)
real(test_zth..T)
Re (Z ) 40
Im (Zth )
-1.0
th
30
-1.5
20
-2.0
10
0 -2.5
Vds=100, 150, 200, 250 et 300 mV
-10 -3.0
1 1E1 1E2 1E3 1E4 1E5 1E6 1E7 1 1E1 1E2 1E3 1E4 1E5 1E6 1E7 1E8
freq, Hz Hz
test_zth..freq, freq, HzHz
test_zth..freq,
2*Meas_freq
a) b)
22
20
18
real(test_zth..T)
Zth (°/W)
16
14
12
10
8
6
4
1 1E1 1E2 1E3 1E4 1E5 1E6 1E7
freq, Hz Hz
test_zth..freq,
50
(Zth ) @ 100Hz
40
Relastifg_plots..ids
30
20
10
0.1 0.2 0.3 0.4 0.5 0.6
VDS-ω
vds(V)
• Analyse extrinsèque
Dans cette approche, nous prendrons en compte la puissance dissipée aux bornes du
transistor extrinsèque. Les équations utilisées sont donc celles proposées dans l’étude
théorique. Le coefficient γ reste identique à celui calculé dans le cas précédent.
50 0.0
40 -0.5
imag(test_zth..T)
real(test_zth..T)
-1.0
Re (Zth )
Im (Zth )
30
-1.5
20
-2.0
10 -2.5
Vds=100, 150, 200, 250 et 300 mV
0 -3.0
1 1E1 1E2 1E3 1E4 1E5 1E6 1E7 1 1E1 1E2 1E3 1E4 1E5 1E6 1E7
test_zth..freq, Hz test_zth..freq, Hz
freq, Hz freq, Hz
a) b)
Il est donc possible de tracer l’impédance thermique complexe pour une variation
de la tension d’excitation VDS , en fonction de la fréquence double. Les partie réelles et
imaginaires de l’impédance complexe Zth sont présentées en figure 2.44. Comme dans le
cas précédent on peut observer un décalage dû à l’amplitude de la tension d’excitation.
On peut noter également que les valeurs de décalage sont différentes de celles constatées
au cours de l’analyse intrinsèque. Cette indication nous confirme que le décalage provient
des résistances utilisées au cours du montage. Le comportement de la partie imaginaire
nous conforte dans la précision des mesures obtenues par la méthode 3ω.
Comme pour l’analyse intrinsèque, nous pouvons corriger manuellement le décalage
pour constater la bonne concordance entre le circuit thermique simulé en fonction de la
fréquence f0 et le résultat obtenu par la méthode 3ω en fonction de la fréquence 2.f0 .
• Observations
Au cours de cette étude, l’utilisation du pont de Wheatstone n’est pas nécessaire du
fait de l’idéalité des éléments utilisés et de la précision de grandeurs données par les
sondes. Néanmoins, cette analyse nous a permis de constater que le signal qu’il faut
prélever au troisième harmonique est très faible (quelques dizaines de µV pour une
tension d’excitation VDS = 300mV ). La figure 2.46 présente le spectre de la tension
22
20
18
real(test_zth..T)
Zth (°/W)
16
14
12
10
8
6
4
1 1E1 1E2 1E3 1E4 1E5 1E6 1E7
freq, Hz Hz
test_zth..freq,
VDS , on peut constater que le signal auquel nous souhaitons nous intéresser se trouve
approximativement 80dB en dessous du signal fondamental.
0
-20
-40 ≈80dB
Amplitude (dB)
-60
-80
-100
-120
-140
-160
0 1 2 3 4 5
Harmonique
harmindex
Cet écart entre le signal fondamental et celui que l’on cherche à mesurer constitue
une des difficultés majeures de cette méthode. En effet, afin de le mesurer précisément il
faut être capable d’utiliser un système de mesure possédant une dynamique supérieure à
90dB. La priorité est donc de diminuer l’écart entre l’amplitude du signal au fondamental
VDS−ω et au troisième harmonique VDS−3ω ; le pont de Wheatstone associé à l’amplificateur
différentiel sont donc prévu à cet effet.
L’utilisation d’un potentiomètre, dans le pont de Wheatstone, possédant une précision
de 1% (soit 0, 5Ω pour une résistance maximum de 50Ω) permet de réduire l’écart entre
les deux signaux à ≈ 40dB.
42 80
40
60
38
Gain (dB)
Phase (°)
36 40
34
32 20
30
0
28
26 -20
1E1 1E2 1E3 1E4 1E5 1E6 6E6
freq, Hz
– Le système d’acquisition utilisé est une carte spectrum MI4032 PCI permettant
d’acquérir les données grâce un convertisseur analogique / numérique (ADC). Cette
carte s’utilise à la manière d’un oscilloscope et permet de récupérer sur trois canaux
les signaux Vinj (ω), VDS (ω), VDS (3ω), VDIF F (ω) et VDIF F (3ω) en module et en phase.
Le convertisseur analogique / numérique code le signal mesuré sur 14 bits soit une
précision de 84dB de dynamique sur chaque canaux (20.log(214 ) = 84, 2). Le courant
IDS (ω) est mesuré aux bornes de la résistance Ra dont la valeur a été mesurée avec
précision par l’analyseur de réseaux basses fréquences présenté précédemment.
– Cette carte est utilisée en association avec le logiciel embarqué utilisé dans le
V0.cos (ωt)
Trigger
FLC
CH1 : Vinj
CH2 : VDS
étalonnage
CH3 : VDIFF
SA-421F5
+ Ra Rb
-
Figure 2.48 – Schéma de montage du banc de mesure conçut pour mesurer l’impédance
thermique ZT H par la méthode 3ω.
Nous avons réalisé une série de mesures pour différentes valeurs de la tension VDS afin
de déterminer un compromis entre la limitation dûe à nos instruments de mesure et celle
dûe au plancher de bruit. Nous présentons sur la figure 2.49.a les variation de VDIF F 3ω
obtenues pour différentes valeurs de VDS .
Comme le met en évidence l’équation 2.37, la tension VDIF F 3ω dépend de la tension
d’excitation VDS suivant une loi de variation cubique (figure 2.49.b). Cependant à cause
des limites des instruments et en particulier la faible linéarité de l’amplificateur différentiel
SA-421F5 (ce dernier sature à partir d’une tension VDS > 350mV ) la mesure est faussée.
On constate que l’approximation réalisée, en figure 2.49.b n’est plus vérifiée. De plus, pour
une tension d’excitation VDS < 250mV , les variations de la tension VDIF F 3ω deviennent
trop faibles pour être dissociées du bruit de mesure.
7.50E-4 0.0015
approx_cubic..v3om/2
Fin de variation
VDIFF(3ω) (V) 0.0010 cubique
5.00E-4
2.50E-4 0.0005
VDS=300mV
VDIFF
1.25E-4 0.0003
VDS=200mV
0.00E0 0.0000
1E2 1E3 1E4 8E4 0.1 0.2 0.3 0.4 0.5 0.6
Freq, Hz VDS (V)
approx_cubic..vds
a) b)
Nous présenterons donc (en figure 2.50), les résultats obtenus pour une tension VDS =
300mV .
0.00015
var("vds600mV..600mV")/2
VDS=300mV
VDIFF(3ω) (V)
0.00013
0.00010
0.00008
0.00005
1E2 1E3 1E4 1E5
Freq, Hz
Au cours de la mesure nous avons caractérisé précisément chacune des résistances, afin
de déterminer le paramètre γ. A l’équilibre du pont les valeurs de chaque élément du circuit
sont portées dans la table 2.11. L’expression de la résistance RON (∆T ) utilisée découle
de l’expression 2.13 déterminée dans le paragraphe [2.3.2] : RON (∆T ) = RON 0 (1 + α∆T )
avec RON 0 = 3, 6Ω et α = 0, 003o C −1 . Cette valeur du paramètre α correspond à un
coefficient thermique 3000ppm ce qui est approximativement cent fois plus important que
les coefficients thermiques des résistances utilisées dans le pont de Wheatstone. Compte
tenu de la résistance de 0, 32Ω du cable, nous avons donc déterminé γ ′ par l’équation 2.42.
Table 2.11 – Valeur des paramètres mesurés intervenant dans le pont de Wheatstone
Dans ces conditions d’excitation, nous avons obtenu en simulation une partie réelle de
l’impédance thermique à 100Hz d’une valeur brute de 45o C/W (dans la partie Analyse
extrinsèque de la partie [2.3.4.3]). La valeur obtenue est affectée d’un décalage (offset)
que nous avons observé dans cette même partie.
En mesure, la valeur brute obtenue pour la partie réelle de la résistance thermique
est de 96o C/W . Cette valeur est également affectée d’un offset que nous n’avons pas pu
déterminer. Cependant le résultat mesuré diffère de celui obtenu par simulation, ce qui
tend à remettre en question l’approche expérimentale développée.
Néanmoins, il est important de noter que la variation observée de VDIF F −3ω est en
accord avec celle attendue. Seule la précision de la mesure est remise en question avec
l’approche expérimentale proposée ici.
De plus l’approche théorique, illustrée par les simulations, nous a permis de confirmer
la précision de cette méthode appliquée aux transistors HEMTs. Afin de valider cette
méthode, les voies à développer sont l’identification et la définition précise de la loi de
variation cubique du décalage observé en fonction de la tension appliquée sur l’accès de
drain.
Nous avons pu constater que la partie imaginaire, même si elle n’est pas nécessaire pour
le calcul de la résistance Rth , permet de valider les étapes intermédiaires et le calcul de γ.
Il sera donc important d’accorder un intérêt majeur au signaux complexes en présence.
2.3.5 Discussion
Grâce à des simulation thermiques 3D (réalisées avec Ansys) l’impédance thermique
d’un composant HEMT GaN de développement 8x75µm a été calculée à Rth = 20, 7o /W .
Dans les paragraphes précédents, nous avons étudié les principales méthodes
électriques (pulse long / méthode de coı̈ncidence) pour la mesure de l’impédance thermique
d’un composant de développement identique. Nous avons pu observer que les pièges
2.4 Conclusion
Nous avons présenté une étude comparative des performances des composants HEMTs
à base de GaN au travers de caractérisations de transistors ou de barrettes de puissance
en bande S, X et Ku. Nous avons constaté, malgré un manque de maturité prévisible
pour une technologie encore à l’étude, des résultats encourageants en particulier pour les
applications d’amplification de puissance en bande K. Nous avons proposé une méthode de
caractérisation grand signal de composants HEMT pour des applications de commutateurs
de puissance. Par la suite, nous avons également proposé une méthode de caractérisation
thermique nouvellement appliquée aux transistors à effet de champs. La méthode 3ω a été
utilisé pour la première fois il y a près d’un siècle pour mesurer l’échauffement du filament
des ampoules à incandescences et semble pouvoir s’appliquer à la mesure de l’impédance
Chapitre 3 :
Modélisation non-linéaire
électrothermique
3.1 Introduction
Dans ce chapitre, nous traiterons de la modélisation de composants HEMT à base
de nitrure de gallium et les différentes applications pour lesquelles ces modèles sont
extraits. Nous réutiliserons le modèle préalablement développé par XLIM et dédié à
l’amplification de puissance pour l’application de commutation RF. Conserver une base
commune permet d’utiliser le même modèle pour différentes applications. Cela constitue
un grand intérêt pour les concepteurs et les ingénieurs en charge du suivi des modèles dans
les fonderies. Ainsi, nous détaillerons les différentes étapes de modélisation linéaire et non-
linéaire communes aux applications d’amplification et de commutation, ainsi que celles qui
diffèrent. Enfin, nous validerons ce modèle en le comparant aux mesures présentées dans
la partie précédente. De plus, nous mettrons en avant des lois de variations qualitatives
observées en fonction du développement du composant étudié. Nous proposons enfin une
analyse des lois de variations en fonction des paramètres propres à la technologie tels que
le nombre de doigts de grille, leur longueur ainsi que leur largeur.
S G D
Rg
Cgs Cgd
Ri Rgd
Rs Ids Rd
Rds
Cds
Cgd Rgd
Lg Rg Rd Ld
-jωt
Cpg Gm=gm.e Gd Cpd
Cgs
Cds
Ri
Rs Transistor intrinsèque
Ls
Figure 3.2 – Schéma petit signal du transistor HEMT pour un point de polarisation de
repos donné.
Dans ce chapitre nous allons détailler les différentes étapes permettant d’extraire
chaque éléments le constituant. L’organigramme de la figure 3.3 présente ces étapes. Il
regroupe celles qui sont communes à l’extraction du modèle en vue de son utilisation soit
pour la conception d’amplificateur de puissance, soit pour une utilisation en mode de
commutateur de puissance.
0.4
Thermique (RTH)
0.2
0.0
Id
-0.2
-0.4
-0.6
-0.8
-1.0
-20 -10 0 10 20 30
Vds
Amplificateur de Puissance
20 150
10
Phase S(1,2)
100
dB S(1,2)
0 0.2
50
-10
0
-20 0.0
-50
-30
Id
-0.6
-0.8
Commutateur de Puissance
-1.0
-20 -10 0 10 20 30
S(1,1), S(2,2)
Vds
Capacités NL. Modèle
0.6
0.2
0.0
Thermique (RON)
Id
-0.2
-0.4 1.5
-0.6
-0.8
1.0
Ids (A/mm)
-1.0 0.5
-20 -10 0 10 20 30
Vds 0.0
-0.5
-1.0
-1.5
-4 -2 0 2 4 6
Vds (V)
- la source de courant est déterminée à partir des mesures I-V en impulsions. Elle
permet de déterminer les valeurs des paramètres τ ; gm et gd en tous points du réseau.
par des équations à une dimension. Elles seront présentées dans la suite du chapitre.
- la modélisation des effets thermiques peut alors être implantée dans le modèle. Pour
un modèle dédié à l’amplification de puissance, cette étape permet d’intégrer les résultats
obtenus par une caractérisation thermique. Ceci s’effectue grâce à la modélisation d’un
réseau d’impédance thermique utilisant plusieurs cellules RC. Les paramètres les plus
communément modélisés en fonction de la température sont RG , RD , et IDS . Dans le cas
du commutateur, la variation thermique à des répercussions uniquement sur la variation
de la résistance RON .
Le schéma petit signal de la figure 3.2 recense les différents paramètres du transistor
HEMT. Afin d’améliorer la précision du modèle, il est préférable de réaliser celui-ci au
plus près de la zone active du composant (repère 2 sur la figure 3.4). Cependant la mesure
est effectuée dans le plan des sondes RF (repère 1 sur la figure 3.4). Pour l’extraction
du modèle, nous réaliserons alors un changement de plan de référence, aussi appelé
de-embedding [103]. Les paramètres extrinsèques, correspondent aux accès parasites du
composant. Ils sont extraits grâce à des opérations matricielles réalisées sur les paramètres-
[S] [104]. Par convention nous considérons que les éléments extrinsèques restent fixes en
fonction de la fréquence [105]. Il est donc possible d’utiliser la méthode développée par
G. Dambrine [106] afin de déterminer les paramètres extrinsèques du modèle.
Zone active
(transistor intrinsèque)
1 2 2 1
Figure 3.4 – Photo d’un composant 8x75µm en technologie coplanaire. Le plan 1 est celui
formé par les sondes de mesure RF, le plan 2 correspond à celui pour lequel le modèle est
déterminé.
Im(Y12 ) + Im(Y22 )
Cds = (3.5)
ω
" 2 #
Re(Y11 ) + Re(Y12 ) Re(Y11 ) + Re(Y12 )
Ri = 2 ω2
1+ (3.6)
Cgs Im(Y11 ) + Im(Y12 )
q
gm = (A2 + B 2 ) 1 + Ri2 Cgs
2 ω2 (3.7)
−1 B + A.Ri Cgs .ω
τ= · artan (3.8)
ω A − B.Ri Cgs .ω
avec :
Le transistor HEMT 8x75µm retenu est issu d’une technologie microruban, et possède
une longueur de grille de 250nm. Pour l’extraction des paramètres extrinsèques nous
utilisons une polarisation instantanée P0 définie par VDS = 5V , IDS = 50mA. Les valeurs
des paramètres extrinsèques sont considérées comme constantes quel que soit le point de
polarisation. Nous rappelons que grâce à l’utilisation du système I-V et paramètres-[S] en
impulsions, les paramètres-[S] sont également mesurés en tous points du réseau I-V.
Le comparaison des coefficients de reflexion S11 , S22 et des coefficients de transmission
S12 et S21 entre la mesure et le modèle sont présentés en figure 3.5. L’étude est réalisée
sur une gamme de fréquence allant de 2GHz à 40GHz.
Nous présentons sur ce graphe une comparaison du gain maximum (MSG/MAG en
figure 3.6) dont nous avons rappelé la définition au chapitre précédent.
La table 3.1 recense les valeurs des paramètres intrinsèques et extrinsèques extraits
pour le point de polarisation utilisé (VDS = 5V , IDS = 50mA).
15
10
21,S12 )(dB)
5 S21
mag (SdB(S(2,1))
0
-5
-10
S12
-15
-20
0 5 10 15 20 25 30 35 40
freq, GHz
S22 150
(S21,S12 ) (°)
unwrap(phase(S(2,1)))
100 S12
50
S11
phase
0
freq (2.000GHz to 40.00GHz)
S21
-50
0 5 10 15 20 25 30 35 40
freq, GHz
Figure 3.5 – Comparaison mesure (symboles) / modèle (trait plein) des paramètres-[S]
pour une gamme de fréquence allant de 2GHz à 40GHz, au point de polarisation P0 :
VDS = 5V , IDS = 50mA.
20
Gain maximum (dB)
15
10
-5
1E9 1E10 4E10
freq, Hz
Figure 3.6 – Comparaison mesure (symboles) / modèle (trait plein) du gain maximum
(MSG/MAG) pour une gamme de fréquence allant de 2GHz à 40GHz, au point de
polarisation P0 : VDS = 5V , IDS = 50mA.
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (pF ) Rd (Ω) Ld (pH) Cpd (pF ) Rs (Ω) Ls (pH)
1, 12 32 0, 046 0, 76 40 0, 032 0, 51 0, 68
Paramètres intrinsèques à P0
Cgs (pF ) Cgd (pF ) Cds (pF ) gm (S) gd (mS) τ (ps) ri (Ω) Rgd (Ω)
0, 52 0, 19 0, 11 0, 12 10, 6 1, 2 2 2, 7
Table 3.1 – Valeurs des paramètres extrinsèques et intrinsèques du modèle petit signal
extrait de 2GHz à 40GHz au point de polarisation P0 : VDS = 5V , IDS = 50mA.
La source de courant utilisée dérive de la source crée par Y. Tajima [107]. O. Jardel
a proposé une alternative permettant de définir le courant de drain IDS en fonction des
tensions VDS et VGS pour des tensions de drain aussi bien positives que négatives. De
nouvelles équations pour les diodes grille-drain (DGD ) et grille-source (DGS ) ont été
redéfinies afin de permettre un ajustement précis de leur ouverture. Ce modèle prend
également en compte les zones d’avalanche grille-drain et drain-source. Ces équations
sont rappelées ici :
avec :
N
V p0
V gsn = V gslin · 1 + (3.12)
vp
Vds
V dsn = (3.14)
V knee · [1 + W · (V gsn − 1)]
" #
Vsatp + vp
V gslin = Hasympt . , svp , 0 (3.15)
Hasympt (Vsatp + vp + V p0 , 1.10−4 , −vp
vp0
)
V gs V gs
Vsatp = Lasympt , Ssat1p , Vsat1p + Lasympt , Ssat2p , Vsat2p − Vsat1p (3.16)
2 2
−Vds −4
svp = Hasympt Lasympt , Ssatn , Vsatn , 1.10 , gmvp (3.17)
Sneg
avec :
Les équations de cette source de courant reposent sur quatre fonctions. La fonction
dhyp permet de reconstruire la forme du courant et possède une structure similaire à
tanh(x).
x
dhyp(x) = √ (3.20)
1 + x2
La fonction cval assure la transition du paramètre x depuis la valeur xneg à xpos , au
voisinage de V = 0. De plus le paramètre αtrval permet de déterminer la douceur de cette
transition.
1
√ x > −1
2 −x + 1 + x 2
−1
genp(x) = r ! x ≤ −1 (3.22)
1
2 · x 1 + 1 + x2
15
10
5
Lasympt(x, 1, 5)
genp(x)
0 Zoom
5
Hasympt(x, 1, 5)
-5
-10 4
4 5 6
-15
-10 -8 -6 -4 -2 0 2 4 6 8 10
x
Figure 3.7 – Comportement des fonctions genp(x) ligne, Hasympt (x, 1, 5) pointillés gris
et Lasympt (x, 1, 5) en pointillés noir ; dans l’encadré Lasympt (x, 1, 5) pour différentes valeurs
de x = 0, 1 en pointillés noir, x = 0, 5 en pointillés gris et x = 1 ligne.
−(x + x H )
x + a · genp x > −xH
Hasympt (x, a, xH ) = a (3.23)
x + xH
xH − a · genp x ≤ −xH
a
x L − x
xL − a · genp x > xL
Lasympt (x, a, xL ) = a (3.24)
x − x L
−xL + a · genp x ≤ xL
a
La définition classique des diodes s’étant révélée particulièrement inadaptée à la
définition du courant IGS pour des tensions de drain VDS < 0V (lorsque la diode grille-
drain est polarisée en inverse), les équations des diodes utilisées ici sont rappelées en 3.25
et 3.26.
h q·V gs i
Igs = Isgs · e N gs·k·T − 1 (3.25)
De plus une résistance Rf uite peut être ajoutée en parallèle de la diode grille-drain
afin de modéliser les courants de fuites.
Nous noterons que les équations proposées utilisent largement des fonctions
indéfiniment dérivables, contrairement aux modèles analytiques dont la dérivabilité est
limitée à cause de l’utilisation de fonctions exp(x) ou log(x). Cette particularité confère
un avantage primordial pour des applications de linéarité pour lesquelles il est nécessaire
de s’intéresser aux dérivées d’ordre deux ou plus.
0.8 0.8
0.6 0.6
0.4
0.4
0.2
Ids (A)
Ids (A)
0.0 0.2
-0.2 0.0
-0.4
-0.2
-0.6
-0.8 -0.4
-1.0 -0.6
-20 -10 0 10 20 30 -10 -8 -6 -4 -2 0 2
Vds (V) Vgs (V)
a) b)
Figure 3.8 – Comparaison mesures (symboles) / modèle (trait plein) des réseaux réalisés
en impulsions (VDS0 = VGS0 = 0V ), a) IDS (VDS ) pour −20 < VDS < 30V à VGS constant
allant de −10V à +1V par pas de 1V et b) IDS (VGS ) pour −10 < VGS < +2V à VDS
constant allant de −4V à +10V par pas de 1V .
0.20 0.15
0.10
0.15
0.05
0.10
gm (S)
gd (S)
0.00
0.05
-0.05
0.00 -0.10
-0.05 -0.15
-15 -10 -5 0 5 10 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1
Vds (V) Vgs (V)
a) b)
Figure 3.9 – Comparaison mesures (symboles) / modèle (trait plein) des dérivées
partielles de IDS , a) en fonction de VDS (conductance de sortie gd ) donnée pour −15 <
VDS < 10V à VGS constant allant de −10V à +1V par pas de 1V ; b) en fonction de VGS .
(transconductance gm ) donnée pour −10V < VGS < +1V à VDS constant allant de −4V
à +10V .
Paramètres de la source de courant
Idss V p0 P Wneg Wpos Aneg Apos Vknee Sneg
0.98 5.07 0.002 0 0.91 0.01 0.22 3.98 53
gmvp Ssatn Vsatn Ssat1p Vsat1p Ssat2p Vsat2p αtrval N
0.1 0.33 0.49 1.09 −2.1 0.3 2 1 1.2
Table 3.2 – Valeurs des paramètres de la source de courant pour le transistor 8x75 µm
HEMT GaN étudié.
0.020
0.012
Igs (A)
0.005
-0.003
-0.010
-8 -6 -4 -2 0 2 4 6 8 10
Vds (V)
Table 3.3 – Valeurs des diodes DGS et DGD pour le 8x75 µm HEMT GaN étudié.
Appliquer les lois d’échelles régissant le transport des porteurs de charges au modèle de
composant possède plusieurs avantages. Tout d’abord, cette méthode permet de s’assurer
de la validité du modèle électrique utilisé tout en augmentant son domaine d’application.
Il permet également de prévoir le comportement de composants qui sont à l’étude, et ainsi
d’appréhender les résultats propres à une variation de l’un des paramètres. On peut donc
prévoir les performances ainsi que les impédances de charges d’entrée et de sortie d’un
composant non encore mesuré, afin d’anticiper la conception d’un circuit.
Pour les extractions des modèles petits signaux suivants, nous nous sommes placés
dans des conditions de densité de courant constantes (JD = 50mA/mm). Nous nous
concentrons ici uniquement sur les valeurs des paramètres passifs formant le modèle
linéaire.
Le composant que nous choisirons comme référence est un composant de 8 doigts de
250µm de largeur et de longueur de grille 0, 7µm. Celui-ci est présenté en figure 3.11. Ses
paramètres extrinsèques et intrinsèques sont extraits au point de polarisation VDS = 20V ,
IDS = 100mA et sont recensés dans la table 3.4.
Longueur de grille LG
Largeur de grille W
Figure 3.11 – Empreinte du composant énumérant les différents paramètres étudiés dans
ce paragraphe, ici n = 8, w = 250µm et LG = 0, 7µm.
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (pF ) Rd (Ω) Ld (pH) Cpd (f F ) Rs (Ω) Ls (pH)
1, 48 86 0, 06 0, 36 70 145 0, 24 1, 3
Paramètres intrinsèques
Cgs (pF ) Cgd (pF ) Cds (pF ) ri (Ω) Rgd (Ω) gm (S) gd (mS) τ (ps)
4 0, 128 0, 94 0, 8 58 0, 31 4 4
N doigts de grille. Elle dépend donc directement du nombre de doigts. De plus, chaque
doigt possédant une résistance linéique, celle-ci varie en fonction de la longueur LG et de
la largeur du doigt W .
- Rs et Rd sont les résistances d’accès de source et de drain, comme nous l’avons
vu dans la représentation donnée par Leichti en figure 3.1. Ces résistances dépendent
directement des distances grille-source (dgs ) et grille-drain (dgd ).
Nous détaillons l’estimation réalisée de la résistance Rs . Cette dernière peut être
dissociée en une résistance de contact ohmique (notée Rc ) en série avec une résistance
de canal (notée R ).
Rc R .dgs
Rs = + (3.27)
n.w n.w
où dgs est la distance grille source.
L’équation 3.27 met en évidence la dépendance du nombre de doigts N ainsi que leur
largeur pour les résistances Rd et Rs .
Pour un composant 8x250x0, 7 µm2 , ces valeurs extraites par mesures de longueur de
transfert (TLM) sont les suivantes :
Rc = 0, 21 Ω.mm
R = 582 Ω
Dgs = 0, 8 µm
0, 21 582.0, 8.10−3
⇒ Rs = + = 0, 33Ω (3.28)
8.250.10−3 8.250.10−3
La valeur obtenue par ce calcul rapide est donc à rapprocher de la valeur de résistance
extraite Rs répertoriée dans le tableau 3.4.
- Les capacités intrinsèques CGS , CGD et CDS sont respectivement les capacités entre
les doigts de grille et de source, grille et drain, et drain et source. Elles peuvent être
assimilées à des capacités linéiques associées N fois en parallèles. Ces capacités dépendent
- Les capacités parasites Cpg et Cpd ainsi que les inductances d’accès Lg et Ld
dépendent en grande partie des bus de distribution des doigts de grille et de drain. Ces
paramètres devraient donc principalement varier avec le nombre de doigts N . Cependant,
ces variations sont difficiles à observer.
- L’inductance de source Ls dépend principalement du choix réalisé quant à la solution
technologique utilisée pour les liaisons à la masse. Dans le cas de transistors coplanaires,
la proximité du plan de masse entraı̂ne de faibles valeurs de Ls (de l’ordre de quelque pH).
Par contre, dans le cas de transistors micro-ruban, le plan de masse est relié à la source
par l’intermédiaire de 4 vias en parallèles d’inductance unitaire Lvia = 17pH. Dans ce cas
Ls possède donc une valeur plus élevée (de l’ordre d’une dizaine de pH).
Les paramètres Ri et Rgd n’ont pas de significations physique ou géométriques claire,
il sera donc délicat de déterminer leur loi de variation en fonction du développement du
composant.
a) b)
La table 3.5 présente les différentes valeurs des paramètres extraits pour le composant
4x250x0, 7 µm2 . Les paramètres directement proportionnels au rapport d’échelle étudié
dans ce paragraphe (∆N = 2) sont également indiqués dans ce tableau.
De manière générale, on peut constater que lorsque le nombre de doigts diminue, les
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (pF ) Rd (Ω) Ld (pH) Cpd (pF ) Rs (Ω) Ls (pH)
3, 17 (x2) 106 0, 042 0, 65 (x2) 95, 3 0, 148 0, 55(≈x2) 2, 5
Paramètres intrinsèques
Cgs (pF ) Cgd (pF ) Cds (pF ) ri (Ω) Rgd (Ω) gm (S) gd (mS) τ (ps)
2, 1 (x0, 5) 0, 061 (x0, 5) 0, 4 (x0, 5) 0, 87 59 0, 15 (x0, 5) 2, 2 (x0, 5) 4, 8
valeurs des résistances Rg , Rd , et Rs augmentent et les valeurs des capacités Cgs , Cgd et
Cds diminuent. Il est ainsi possible de les exprimer linéairement en fonction du nombre
de doigts.
Les capacités parasites Cpg et Cpd ainsi que les inductances d’accès Lg et Ld dépendant
du bus de distribution de grille et de drain, elles varient légèrement en fonction du
nombre de doigts. Cependant leur évolution n’étant pas suffisamment marquée nous ne
les prendrons pas en considération ici.
a) b)
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (pF ) Rd (Ω) Ld (pH) Cpd (pF ) Rs (Ω) Ls (pH)
2, 7 (x1, 6) 84 (x1) 0, 067 (x1) 0, 23 (x0, 62) 66 (x1) 0, 136 (x1) 0, 15(x0, 62) 1
Paramètres intrinsèques
Cgs (pF ) Cgd (pF ) Cds (pF ) ri (Ω) Rgd (Ω) gm (S) gd (mS) τ (ps)
6 (x1, 6) 0, 188 (x1, 6) 1, 43 (x1, 6) 0, 21 28 0, 45 (x1, 6) 4, 2 (x1, 6) 4, 2
a) b)
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (pF ) Rd (Ω) Ld (pH) Cpd (pF ) Rs (Ω) Ls (pH)
2, 5 (x1, 6) 87 (x1) 0, 070 (x1) 0, 33 (x1) 70 (x1) 0, 141 (x1) 0, 26 (x1) 1, 6 (x1)
Paramètres intrinsèques
Cgs (pF ) Cgd (f F ) Cds (pF ) ri (Ω) Rgd (Ω) gm (S) gd (mS) τ (ps)
3 (x0, 75) 0, 12 (x1) 1 (x1) 0, 21 38 0, 33 5, 5 3, 4
Cependant, les lois de variations de la longueur LG que nous présentons ici peuvent
rencontrer certaines limites. En effet, le III-V Lab propose plusieurs topologies allant
jusqu’à LG = 0, 15µm. Nous présentons en figure 3.15 les variations de la fréquence de
transition Ft en fonction de la longueur LG [36].
Ce graphe permet de constater que la fréquence de transition augmente lorsque
la longueur de grille diminue. Cependant dans le cas des HEMTs AlGaN/GaN, Ft
commence à plafonner pour des longueurs de grilles inférieures à 0, 5 µm et atteint une
fréquence de transition maximum Ftmax ≈ 35GHz. Cette limitation peut être expliquée
par le phénomène de longueur de grille effective observé sur les transistors MESFETs
par S. H. Wemple [110]. On peut donc expliquer cette limitation par une longueur de
grille minimum en dessous de laquelle la fréquence de transition ne varie plus. Cette
étude montre également que dans le cas des HEMTs à base d’InAlN/GaN la saturation
est beaucoup moins marquée. Le tracé de la fréquence de transition est Ft peut donc
également servir d’indicateur de limite pour l’application des lois d’échelles.
Nous avons choisi d’aborder de manière qualitative les lois de variation présentées
80
Pente de Ft idéale
70
HEMTs InAlN/GaN
60
HEMTs AlGaN/GaN
Ft (GHz) 50
40
30
LG=0,7µm LG=0,25µm LG=0,15µm
20
LG=0,5µm
10
0
0 1 2 3 4 5 6 7
-1
1/LG (µm )
3.3.3.3 Applications
0 30
S11
maximum (dB)
25
|S11dB(SP2.SP.S(1,1))
-5
GainSP2.MaxGain1
| , |S22| (dB)
20
-10 S22
15
-15
S11 10
Zoom
-20 MAG = 10 dB
5
SP1.SP.S(1,1)
-25 0
0 5 10 15 20 25 30 1E9 1E10 3E10
freq, GHz freq, Hz
S22 -5 2.5
S11
de stabilité
|SdB(SP2.SP.S(1,1))
2.0
11| , |S22| (dB)
-10
s = 1,1
SP2.StabFact1
S22
1.5
-15
Coefficient
Cgx1 − Cgx0
Cgx = Cgx0 + · [1 + tanh(agx · (V mgx + V gx))] (3.29)
2
Cgx2
− · [1 + tanh(bgx · (V pgx + V gx))]
2
Cds1 − Cds0
Cds = · [1 + tanh(ads · (V cords + V ds − V gs))] (3.30)
2
La figure 3.18 permet de comparer le modèle des capacités CGD , CDS et CDS avec leur
mesures. Les valeurs des capacités sont obtenues grâce à une extraction réalisée à chaque
point de polarisation dans les zones de fonctionnement pressenties. On peut constater
sur cette figure que la définition de la capacité CGD 3.18 a) par une équation à une
dimension passant par les valeurs moyennes des points mesurés semble adéquate. Cette
même équation a été utilisée pour la description de la capacité CGS . Même si celle-ci ne
passe pas par l’ensemble des valeurs mesurées ( figure 3.18 b) ) nous avons constaté lors
des étapes de validation qu’une telle définition était convenable. En revanche, l’équation
de la capacité CDS qui était gardée fixe dans le cas des applications d’amplificateur est
exprimée en fonction de la tension VDS et paramétrée par la tension de polarisation VGS .
On peut observer sur la figure 3.18 c) que ce paramétrage complémentaire est nécessaire
pour restituer les valeurs obtenues en mesures.
Table 3.8 – Valeurs des paramètres utilisés dans les équations de Cgs , Cds , Cgd pour le
composant HEMT à base de GaN de développement 8x75 µm.
a) b)
1 1
CGD(pF)
CGS(pF)
0,5 0,5
0 0
-40 -30 -20 -10 0 10 -20 -15 -10 -5 0
VGD(V) VGS(V)
c)
0,15
0,1
CDS(pF)
0,05
VGS=-11 à +1V
pas 1V
0
-30 -20 -10 0 10 20 30
VDS(V)
Figure 3.18 – Comparaison mesures (symboles) / modèles (traits pleins) des capacités
a) CGS en fonction de VGS , b) CGD en fonction de VGD et c) CDS en fonction de VDS et
paramétré par la tension de polarisation de grille VGS−DC .
Nous portons dans la table 3.8 les valeurs des paramètres définis dans les équations
précédentes.
Pour valider le modèle en petit signal, nous réalisons une comparaison entre les mesures
et le modèle des quatre différents points de polarisation suivants :
- P1 : VDSi = 3V ; IDSi = 420mA (transistor-ON ),
- P2 : VDSi = −2V ; IDSi = −370mA (transistor-ON ),
- P3 : VDSi = 10V ; IDSi = 0, 1mA (transistor-OFF,)
- P4 : VDSi = −14, 4V ; IDSi = −110mA (transistor-OFF ).
Ces points correspondent à des points de fonctionnement particuliers situés sur les
droites de charges en mode transistor-ON et -OFF pour les tensions VDS positives ou
négatives (figure 3.19).
1.000
0.882
0.765
0.647
P1
0.529
0.412
0.294
IDS (A)
0.176
0.059
-0.059
-0.176 P4 P3
-0.294
-0.412
-0.529
-0.647
-0.765
P2
-0.882
-1.000
VDS (V)
Dans les figures 3.20, 3.21, 3.22 et 3.23 nous présentons cette comparaison petit signal
obtenue grâce aux équations des capacités présentées précédemment.
On peut observer une légère divergence entre la mesure et le modèle des coefficients de
transmission S12 et S21 pour des fréquences supérieures à 25GHz. Elle s’explique aisément
par les pertes dynamiques associées aux limites de l’accès RF des tés de polarisation. Nous
constatons malgré tout une bonne concordance entre les mesures et le modèle. Cela nous
permet de valider les équations des capacités non-linéaire en petit signal.
db12 )(dB)
-10 S21
-20
mag (S21,S
-30 S12
S22 -40
-50
S(1,1) 0 5 10 15 20 25 30 35 40
freq, GHz
150
21,S12 ) (°)
S21
100
phase
phase (S
S11 50
S12
freq (2.000GHz to 40.00GHz)
0
0 5 10 15 20 25 30 35 40
freq, GHz
Figure 3.20 – Comparaison entre la mesure (symboles) et le modèle (traits pleins) des
paramètres-[S] au point de polarisation P1 , transistor-ON pour VDS > 0V .
0
12 )(dB)
-10
dB
mag (S21,S
freq, GHz
100
21,S12 ) (°)
50 S12
phase
phase (S
S11 0
S21
freq (2.000GHz to 40.00GHz) -50
0 5 10 15 20 25 30 35 40
freq, GHz
Figure 3.21 – Comparaison entre la mesure (symboles) et le modèle (traits pleins) des
paramètres-[S] au point de polarisation P2 , transistor-ON pour VDS < 0V .
Afin de réaliser une comparaison grand signal critique nous avons choisi de placer
le modèle dans les conditions de mesures présentées dans le chapitre précédent.
Nous comparerons donc les cycles de charge extrinsèques, ainsi que les phénomènes
d’autopolarisation observés précédemment. Pour cela, nous utiliserons un procédé présenté
par J. Faraj [71], qui associe la mesure temporelle des ondes incidentes et réfléchies en
entrée et en sortie du DST au logiciel de conception ADS d’Agilent. Cette méthode permet
d’injecter la valeur exacte du signal mesuré au fondamental et aux harmoniques, et permet
également, à la manière du load-pull actif, de générer les impédances RF mesurées lors de
la caractérisation.
A titre d’information, nous rappelons en figure 3.24 le montage utilisé reposant sur
0
S21
db12 )(dB)
-10
-20
S12
mag (S21,S
-30
-40
-50
S11, S22 S11 0 5 10 15 20 25 30 35 40
freq, GHz
100
0 S12
-50
freq (2.000GHz to 40.00GHz) -100
0 10 20 30 40
freq, GHz
Figure 3.22 – Comparaison entre la mesure (symboles) et le modèle (traits pleins) des
paramètres-[S] au point de polarisation P3 , transistor-OFF pour VDS > 0V .
25
(dB)
)(dB)
S21
S21
0
21,S12
(SS12,
S12
-25
Mag
mag
S22 -50
S11, S22
0 10 20 30 40
freq, GHz
100
S21 )(deg)
(°)
50 S21
12
0
(S ,S
phaseS12, 21
-100
freq (2.000GHz to 40.00GHz) -150
0 10 20 30 40
freq, GHz
Figure 3.23 – Comparaison entre la mesure (symboles) et le modèle (traits pleins) des
paramètres-[S] au point de polarisation P4 , transistor-OFF pour VDS < 0V .
Analyseur de Réseaux
Non-Vectoriels
CH1 CH2 CH3 CH4
Coupleurs d’ondes
Tuner MPT
Drain
Source
Grille
ZDRAIN
0.8 0.6
0.4 0.4
Ids (A)
Ids (A)
0.2
0.0
0.0
-0.4
-0.2
-0.8 -0.4
-5 -4 -3 -2 -1 0 1 2 3 4 5 -20 -10 0 10 20 30 40 50 60
Vds (V) Vds (V)
a) b)
Nous avons ensuite appliqué, comme dans le chapitre précédent, différentes impédances
de fermeture pour ce composant. Nous présentons en figure 3.27 la comparaison réalisée
0.75
0.50
Ids (A)
0.00
-0.50
Figure 3.26 – Réseau I-V simulé en gris pour une variation de VDS allant de +1V à
-15V par pas de 1V et cycles de charges intrinsèques simulés en mode transistor-ON et
-OFF pour une puissance d’entrée Pe = 32 dBm.
entre l’autopolarisation observée au cours de la mesure, ainsi que celle donnée par le
modèle.
25 Zgrille = 50Ω
Zgrille = CC
20
15
Vds (V)
10
5 Zgrille = CO
0
-5
0 5 10 15 20 25 30 35 40
Input power
Puissance (dBm)
d’entrée (dBm)
précédemment, l’impédance DC de drain n’influe pas sur la forme des cycles de charges
extrinsèques. En revanche à l’état transistor-OFF, du fait du comportement fortement
non-linéaire du modèle pour les puissances d’entrée supérieures à 28dBm, on peut observer
un léger écart entre la mesure et le modèle tout en conservant un comportement analogue.
0.8 0.3
0.2
0.4
0.1
Ids (A)
Ids (A)
0.0 0.0
-0.1
-0.4
-0.2
-0.8 -0.3
-5 -4 -3 -2 -1 0 1 2 3 4 5 -20 -15 -10 -5 0 5 10 15 20 25
Vds (V) Vds (V)
a) b)
De la même manière que dans le cas précédent nous proposons en figure 3.29 les cycles
de charge intrinsèques accessibles en simulation grâce aux paramètres du modèle pour un
niveau de puissance d’entrée Pe = 32 dBm.
0.75
0.50
Ids (A)
0.00
-0.50
Figure 3.29 – Réseau I-V simulé en gris pour une variation de VDS allant de +1V à
−15V par pas de 1V et cycles de charges intrinsèques simulés en mode transistor-ON et
-OFF pour une puissance d’entrée Pe = 32 dBm.
On peut noter que contrairement au cas précédent, lorsque le transistor est OFF, le
cycle de charge reste centré autour de la tension de polarisation VDS = 0V . Ainsi du fait
de la dissymétrie du réseau I-V, le cycle de charge est contraint de suivre le réseau dans
la zone où VDS est fortement négatif, générant ainsi un courant d’autopolarisation IDS
négatif.
Nous présentons donc une comparaison (figure 3.30) entre la mesure et le modèle
dans cette configuration mettant en évidence l’influence de l’impédance RF de grille sur
l’autopolarisation du courant de drain IDS .
0.01
-0.01
Ids (A)
-0.05
Zgrille = 50Ω
-0.07
5 10 15 20 25 30 35 40
Puissance d’entrée
Input Power (dBm)
(dBm)
Nous avons pu constater une très bonne concordance entre la mesure et le modèle
reposant sur l’étude des formes d’ondes temporelles qui constituent un critère déterminant
en fonctionnement non-linéaire.
De plus, cet examen des paramètres intrinsèques se révèle particulièrement approprié
pour la mise en évidence de l’importance du type de polarisation appliquée sur le drain.
Transistor-ON
gama_drain_mesur_off
Transistor-OFF
Figure 3.31 – Comparaison mesures (symboles) / modèle (traits pleins) entre les
coefficients de réflexion dans les deux modes de fonctionnement, transistor-OFF (VGS =
−15V ) et transistor-ON (VGS = 0V ).
considérons que le circuit est chargé sur 50Ω, correspondant à l’impédance caractéristique
d’un élément quelconque du circuit dans lequel le commutateur pourrait être inclus.
50Ω 50Ω
a) b)
Pour étudier ces deux états, nous proposons de nous intéresser à deux simulations
faisant intervenir les coefficients de reflexion présentés précédemment :
- la première utilisant les valeurs des coefficients de reflexion simulés issus du modèle
(figure 3.33.a),
- la seconde faisant intervenir les valeurs des coefficients de reflexions mesurés (figure
3.33.b)
Les résultats de cette comparaison sont portés dans la figure 3.34. Ils sont proposés en
fonction de la puissance disponible. Ceci permet de montrer l’aptitude de cette technologie
à supporter de forts niveaux de puissance [112].
Ces résultats mettent en évidence un bon comportement du modèle dans une
a) b)
0 -5
Pertes insertion (dB)
-7
Isolation (dB)
-1
-9
-11
-2
-13
-3 -15
0 5 10 15 20 25 30 35 40 45
Pdisp (dBm)
Figure 3.34 – Comparaison des pertes d’insertion et de l’isolation liés aux coefficients de
reflexion de drain mesurés (symboles) et simulés (traits pleins) en fonction de la puissance
disponible issue de la source RF.
thermique de la résistance RON dont les mesures ont été présentées dans le chapitre 2.
0.8
0.4
Ids (A)
0.0
-0.8
-4 -2 0 2 4 6
Vds (V)
Figure 3.35 – Comparaison mesures / modèle des courbes à IDS en fonction de VDS à
VGS = 0V , pour une variation de la température de socle allant de −25o C à 125o C par
pas de 50o C.
0.8
0.4
Ids (A)
0.0
-0.8
-6 -4 -2 0 2 4 6
Vds (V)
Figure 3.36 – Cycles de charges intrinsèques de drain simulés pour une variation de
température T = −25, 25, 75 et 125o C à un niveau de puissance d’entrée Pe = 32dBm.
3.6 Conclusion
Dans ce chapitre nous avons présenté les différentes approches pouvant être utilisées
pour la réalisation de modèles de composants HEMT. Le modèle phénomènologique
retenu a été rapproché des paramètres technologiques dans le cas d’une variation du
Chapitre 4 :
4.1 Introduction
Afin d’évaluer l’apport de la technologie InAlN/GaN pour des applications hautes
fréquences, le III-V Lab développe actuellement une technologie en grille courte LG =
0, 15µm. Néanmoins, des travaux préliminaires utilisant des transistors de 0, 25µm de
longueur de grilles ont été menés. L’un à 20GHz dédié aux applications du Centre National
d’Études Spatiales (CNES) et un second à 26GHz. Dans cette partie nous présenterons
la conception et la réalisation ainsi que les résultats obtenus pour l’amplificateur
fonctionnant à 26GHz.
Nous présenterons dans un premier temps l’architecture envisagée de l’amplificateur,
l’extraction du modèle de transistor et la conception du circuit.
Dans un deuxième temps nous présenterons les mesures réalisées sur cet amplificateur.
Enfin nous conclurons sur l’ensemble des résultats obtenus et les perspectives d’une
telle technologie pour l’amplification de puissance en bande Ka.
Transistor
bumps
h<5µm
Empreinte
d’accueil Vias
ø 150mm
Substrat AlN
Figure 4.1 – Schéma de principe du report de transistors par procédé flip-chip sur AlN.
25
maximum (dB)
20
GainMaxGain1
15
10 4x75 µm
8x75 µm
5
0
1E9 1E10 4E10
freq, Hz
Figure 4.2 – Variation du gain maximum mesuré pour deux transistors InAlN/GaN ;
l’un de 8 doigts de grille et l’autre de 4 doigts, pour une polarisation de VDS = 15V et
IDS = 100mA/mm. La diminution du développement total du composant (respectivement
600 µm et 300 µm) entraı̂ne un décalage de la limite MSG/MAG vers les fréquences
supérieures, et une augmentation du gain disponible maximum à 26GHz (respectivement
7 dB et 9 dB ).
Plusieurs architectures ont été envisagées pour cet amplificateur. Ne possédant pas
de mesures load-pull pour le transistor 4x75µm, l’analyse de l’architecture a été réalisée
à partir des performances attendues de ce transistor. Pour une compression de 4dB, le
modèle du transistor 8x75µm nous a permis de déterminer une densité de puissance de
3, 5W/mm à 26GHz. Le gain linéaire du 4x75µm vaut Glin = 9dB à 26GHz.
Table 4.1 – Table d’analyse permettant d’estimer la puissance aux bornes de chaque étage, et ainsi de réaliser un bilan de puissance
préliminaire de l’amplificateur total. Ce bilan est illustré par l’architecture retenue pour ces travaux, utilisant 4 transistors répartis sur
2 étages. L’adaptation d’impédance à été réalisée de manière à présenter 50Ω à l’entrée et à la sortie de l’amplificateur. (Z0 = 50Ω)
Page 146
Chapitre 4 : Conception d’un amplificateur à base de HEMTs InAlN/GaN en bande Ka
La structure retenue pour cette conception repose sur l’association de deux étages
constitués de deux transistors chacun. Ceux-ci sont notés T1 ,T2 ,T3 et T4 et sont identifiés
sur la figure 4.1 avec les circuits d’adaptation d’impédance.
Il est ainsi possible de réaliser un bilan de puissance intervenant à chaque étage qui
permet d’estimer les niveaux de puissance aux bornes des transistors T1 et T3 . On peut
ainsi estimer quantitativement les performances propres à l’architecture retenue (table
4.1).
- Les valeurs indiquées négativement dans le tableau 4.1 correspondent aux pertes
attendues des circuits d’adaptation. La distribution du signal RF d’une voie vers deux est
représentée par une perte de 3dB (le signal étant distribué également sur les deux voies).
- Afin d’extraire le modèle du 4x75 µm nous avons donc utilisé les lois relatives à une
variation du nombre de doigts de grille ∆N à partir du modèle non-linéaire extrait du
8x75 µm. Nous avons confirmé l’extraction des paramètres extrinsèques et intrinsèques à
partir de mesures petit signal au point de polarisation VDS = 18V et IDS = 80mA. Ces
valeurs sont portées dans le tableau 4.2.
Paramètres extrinsèques
Rg (Ω) Lg (pH) Cpg (f F ) Rd (Ω) Ld (pH) Cpd (f F ) Rs (Ω) Ls (pH)
1, 9 (x2) 52, 4 74 0, 94 (x1, 5) 54, 2 62 0, 76 3, 9 (x2)
Paramètres intrinsèques
Cgs (pF ) Cgd (pF ) Cds (pF ) ri (Ω) Rgd (Ω)
0, 38 (x0, 5) 0, 058 (x0, 5) 0, 054 (x0, 4) 0, 7 15, 3
- Les paramètres de la source de courant ont également été ajustés en tenant compte
des facteurs d’échelle relatifs au nombre de doigts, leurs valeurs sont présentées dans le
tableau 4.3.
Table 4.3 – Valeurs des paramètres de la source de courant pour le transistor 4x75 µm.
Le coefficient multiplicateur correspond aux règles d’échelles appliquées sur le transistor
8x75 µm.
- Les valeurs des paramètres qui interviennent dans la définition des capacités
non-linéaires CGS et CGD ont été ajustées proportionnellement au facteur d’échelle.
Ces valeurs sont portées dans la table 4.4. La capacité drain source n’est pas définie
non-linéairement, sa valeur est déterminée grâce aux règles d’échelle CDS = 0, 054 pF
(correspondant à la moitié de la valeur extraite pour le transistor 8x75µm).
Table 4.4 – Valeurs des paramètres des capacités non-linéaires Cgs et Cgd pour le
transistor 4x75 µm. Le coefficient multiplicateur correspond au facteur d’échelle appliqué
aux valeurs de Cgs et Cgd extraites pour le transistor 8x75 µm le long d’une droite de
charge en classe AB.
Le contact réalisé par le montage flip-chip a également été modélisé afin de reproduire
au mieux les phénomènes parasites qui pourraient avoir une influence déterminante pour
les performances. Ceci est issu de travaux antérieurs basés sur des mesures de transistors
montés en flip-chip. Ce report est modélisé par une inductance de contact sur la source
de valeur Lf lip−chip = 3pH. Cette inductance est donc ajoutée entre la source du modèle
et les 15 vias en parallèles présents sur le transistor micro-ruban (comme on peut le voir
sur la figure 4.3). Les inductances de grille et de drain sont négligeables compte tenu de
la très faible hauteur de bump (< 5µm) utilisé dans ce process.
Lflip-chip=3pH
9 Vias
15 Vias
6 Vias
a) b)
seront présentés dans cet ordre afin de respecter la chronologie de conception. Enfin nous
présenterons les comportements petit et grand signal de l’amplificateur complet obtenus
par simulation, utilisant les résultats de simulations électromagnétiques. Cette analyse
effectuée grâce à momentum est nécessaire à 26GHz, car les critères électromagnétiques
sont plus contraignants que la simulation électrique classique. Les résultats obtenus à
l’aide de momentum seront donc plus proches de ceux attendus en mesure.
Z11=6,8+12j
S(1,1)
Z22=17,5-4j
Figure 4.4 – Coefficient de réflexion d’entrée et de sortie pour une gamme de fréquence
de 2 à 40GHz, pour la polarisation retenue pour l’application VDS = 18V , IDS = 80mA.
Les marqueurs indiquent les impédances d’entrée Z11 et de sortie Z22 à f0 = 26GHz
présentées par le transistor unitaire.
• Dessin du combineur
Le layout présenté en figure 4.5 est réalisé selon les contraintes évoquées dans le
paragraphe précédent. Nous énumérons ici les solutions technologiques utilisées pour ce
circuit de sortie.
- Le circuit de polarisation, utilisant un circuit ouvert RF dit papillon, permet de
polariser les transistors du 2eme étage. Pour ce circuit, les longueurs intervenant sont
proches de λ/4 de manière à ramener un circuit ouvert à f0 = 26GHz vu depuis le circuit
principal.
- Le circuit d’équilibrage est destiné à éviter l’apparition d’oscillations de mode impair.
Cette fonction est assurée à l’aide d’une résistance R = 35Ω placée au plus près des
transistors.
- Le circuit de stabilité a pour fonction de limiter les risques d’instabilité de
l’amplificateur en réduisant le gain en puissance de celui-ci. Il est conçu de manière à
pouvoir être raccordé au circuit principal par des fils d’or en cas de nécessité.
- Le blocage du signal DC sur la sortie RF est réalisé par une capacité C = 0, 4pF .
Circuit de
T3 stabilisation
circuit
d’équilibrage
Sortie RF
λ/4
T4
circuit
de polarisation
λ/4
VDS2
-5
ztos(conj(AC1.ZoutT2))
dB(AC1.Gl_T21norm)
-10
900MHz
|S22| (dBm)
-15
-20
Z 11*
-25
-30
-35
25.0 25.5 26.0 26.5 27.0
freq, GHz
-0.38
-0.40
Pertes (dB)
-mag(Pertes)
-0.42
-0.44
-0.46
-0.48
-0.50
25.0 25.5 26.0 26.5 27.0
freq, GHz
l’inter-étage.
• Dessin de l’inter-étage
Le layout présenté en figure 4.8 a été réalisé à partir des contraintes d’adaptation
présentées dans le paragraphe précédent. Nous présentons également les différentes
fonctions assurées par les éléments de cet inter-étage.
VGS2
VDS1 Circuit de
stabilisation
circuit de circuit de
polarisation polarisation
T1 T3
circuit de circuit de
polarisation polarisation
Circuit de
stabilisation
VDS1
VGS2
Figure 4.8 – Layout de l’inter-étage (2 voies vers 2). Les différents sous-circuits
permettant d’assurer différentes fonctions telles que la polarisation, l’isolation DC, la
stabilité, ou le filtrage des sous-harmoniques sont indiqués. Les portions de circuit validées
à l’aide de Momentum sont hachurées.
-10
SortieT1
1,2GHz
-15
Z 22*
-20
S 22 S11
|S
Z 11* -25
-30
25.0 25.5 26.0 26.5 27.0
freq, GHz
-1.4
-1.6
-mag(AC1.Pertes)
Pertes (dB)
-1.8
-2.0
-2.2
-2.4
25.0 25.5 26.0 26.5 27.0
freq, GHz
• Dessin du distributeur
Le layout présenté en figure 4.11 a été obtenu à partir des contraintes d’adaptation
développées dans les paragraphes précédents. Nous présentons également les différents
sous-circuits composant le distributeur d’entrée.
- Le circuit de polarisation permet d’alimenter l’accès de grille des transistors T1 et
T2 .
- Le circuit d’équilibrage utilisé pour les circuits précédents est également appliqué ici.
Il utilise une résistance R = 35Ω placée au plus près des transistors.
- Le blocage du signal DC sur l’entrée RF est réalisé par une capacité C = 0, 4pH.
- Des circuits de stabilité ont également été ajoutés en cas de nécessité.
Circuit de
filtrage
Circuit de T1
stabilisation
Entrée RF
circuit
d’équilibrage
T2
circuit
de polarisation
VGS1
Figure 4.11 – Layout du distributeur (1 voie vers 2) d’entrée. Les différents sous-circuits
permettant d’assurer la polarisation, l’isolation DC, la stabilité ainsi que le filtrage des
sous-harmoniques sont indiqués. Les portions de circuit validés à l’aide de Momentum
sont hachurées.
- Un filtre RC (avec R = 30Ω et C = 0, 4pF ) est ajouté avant le 1er étage. Son but
est de prévenir les risques d’oscillations dûs aux sous-harmoniques f20 .
De même que pour l’inter-étage, les tronçons de lignes micro-rubans utilisés dans la
conception du distributeur subissent d’importantes discontinuités de largeur. L’étude
électromagnétique réalisée sous Momentum est donc indispensable pour valider le
layout du distributeur obtenu. Les portions de circuits calculées grâce au simulateur
électromagnétique correspondent aux éléments hachurés sur la figure 4.11. Une fois validé,
le layout est figé, nous présentons ses performances petit signal dans le paragraphe suivant.
-5
11| (dBm)
dB(Ginampli)
-10
400MHz
|S
-15
-20
Z 22* 25.0 25.5 26.0 26.5 27.0
freq, GHz
-1.5
-2.0
-mag(AC1.Pertes)
-2.5
Pertes (dB)
-3.0
-3.5
-4.0
-4.5
-5.0
-5.5
25.0 25.5 26.0 26.5 27.0
freq, GHz
On peut constater (figure 4.13) que les pertes engendrées par le circuit d’entrée
sont plus importantes que prévu. Ceci s’explique par la difficulté à réaliser l’adaptation
d’impédance à l’entrée des transistors T1 et T2 (impédance à ramener à 50Ω).
L’analyse et la validation de chaque étage étant assurées, nous nous intéressons
maintenant au comportement de l’amplificateur complet.
linéaire et non-linéaire. Il est important de préciser que lorsque les trois blocs ont été
rassemblés, une ré-optimisation de l’ensemble a été nécessaire afin de prendre en compte
les effets de rétroaction par le S12 des transistors.
VDS1 VGS2
T1 T3
Entrée RF
Sortie RF
T2 T4
Nous présenterons donc les résultats de simulation paramètres-[S] et grand signal pour
une bande de fréquence comprise entre 25GHz et 27GHz.
0 15
-10 300MHz
dB(SP2.SP.S(2,1))
| (dB)
|S21| (dB)
10
S 11
, |S 22S22
-20
|S11| S11,
-30
S 22 5
-40
-50 0
25.0 25.5 26.0 26.5 27.0 25.0 25.5 26.0 26.5 27.0
freq, GHz freq, GHz
a) b)
1E14 10
Facteur de stabilité k
Facteur de stabilité k
1E12
8
1E10
1E8 6
1E7
1E8
1E9
1E10
3E10
25.0 25.5 26.0 26.5 27.0
freq, GHz
freq, Hz
a) b)
dB(SimulateLP_avecsortie16x100_avec_TOUTconn..SP2.SP.S(2,1))
15
|S21| (dB)
10
1) 4 circuits connectés
5 2) 3 circuits connectés
3) 1 circuit connecté
4) Aucun circuit connecté
0
25.0 25.5 26.0 26.5 27.0
freq, GHz
14 20
Pdisp= 20, 22, 24, 26 dBm
12 Glin
(dB) 10
15
(dB)
PAE (%)
(%)
Ampli
8
10
PAE
Gain
6
Gain
32
2.0
30
(dBm)
(dBm)
(dBm)
1.5
out (W)
28
PPout
Pout
26 1.0
Pout
c) d)
puissance. Pour une puissance Pdisp = 26dBm on s’attend à trouver une P AE > 16%.
Dans ces conditions, l’amplificateur délivre une puissance de sortie de Pout = 1, 6W sur
l’ensemble de la bande et une puissance de sortie maximale de 1, 8W à f0 .
perturbation petit signal qui est introduite en un point du circuit (appelé nœud ).
A partir de ces résultats de simulation on peut extraire les informations nécessaires
à l’étude la stabilité. On calcule l’impédance aux bornes du générateur de perturbation
en fonction de la fréquence d’excitation de celui-ci. Nous pouvons en déduire la réponse
fréquentielle en boucle fermée linéarisé associée au nœud ≪ n ≫du circuit :
VP (jω)
Hcln = (4.1)
IP (jω)
La méthode STAN, développée sous Scilab, nous permet de déterminer la fonction de
transfert Hcln (S) à partir de l’équation 4.1 par une méthode d’identification. L’expression
factorisée (4.2) de Hcln (S) nous permet de réaliser l’étude des pôles et des zéros de cette
fonction de transfert.
M
(S − Zin )
Q
i=1
Hcln = M
(4.2)
Pin )
Q
(S −
i=1
L’existence d’une paire de pôles complexes conjugués dont la partie réelle est positive
correspond à une fréquence pour laquelle le circuit est instable.
Sortie
RFin RFout
N1 N2
Figure 4.19 – Nœuds utilisés pour l’analyse de la stabilité réalisée avec STAN.
L’étude des pôles et des zéros à été réalisée pour différentes conditions de
fonctionnement.
- Pour différentes conditions de polarisation autour des conditions de fonctionnement.
Une variation des tensions de polarisation a été appliquée : VDS1 = 18 à 20V et VDS2 = 20
à 25V . Pour un niveau de puissance d’entrée Pdisp = 26dBm à la fréquence f0 = 26GHz.
11 11
x 10 x 10
2 2
Imaginaire Pôles / Zéros (Hz)
0.5 0.5
0 0
-0.5 -0.5
-1 -1
-1.5 -1.5
-2 -2
-1 -0.5 0 0.5 1 -1 -0.5 0 0.5 1
11 11
Réelle Pôles / Zéros(Hz) x 10 Réelle Pôles / Zéros (Hz) x 10
a) b)
Pour chacune de ces conditions nous n’avons pas relevé de pôle à partie réelle positive
et, par conséquent, aucun risque d’instabilité. Nous présentons en figure 4.20, à titre
d’exemples, les diagrammes de pôles et zéros obtenus aux nœuds N1 et N2 dans les
conditions usuelles de fonctionnement.
10nF
Alumine Alumine
50 Ω 50 Ω 100pF
RFin RFout 10pF
2,2pF
10 Ohms
Alumine
AlN
VGS1 VDS2 30 Ohms
- L’accès RF est connecté au pied de test par l’intermédiaire de quatre fils tendus
(Zoom figure 4.21) reliés à la capacité de blocage d’entrée et de sortie C = 0, 4pF . Le
circuit en alumine est une simple ligne 50Ω reliant l’entrée et la sortie de l’amplificateur
aux connecteurs K 2, 92µm (diamètre 2, 92 [DC-40GHz]).
Figure 4.22 – Pied de test fabriqué et utilisé lors des mesures préliminaires. Ses
dimensions sont L = 2, 5cm, l = 3cm, h = 1, 5cm.
Une photo du pied de test après fabrication est présentée en figure 4.22.
0 15
-10
| (dB)
dB(untitled1..S(2,1))
-20 10
|S 22S22
|S21| (dB)
-30 S 22
|S11| ,S11,
S 11
-40 5
-50
-60 0
22 23 24 25 26 27 28 29 30 25.0 25.5 26.0 26.5 27.0
freq, GHz freq, GHz
a) b)
Figure 4.23 – a) Module du coefficient de reflexion d’entrée S11 (en gris) et de sortie
S22 (en noir) et b) coefficient de transmission S21 . Les mesures sont représentées par les
symboles et les simulations par des traits pleins.
Des mesures de puissance de l’amplificateur ont été réalisées à III-VLab. Pour cela
nous avons utilisé un banc de caractérisation grand signal 50Ω. Un schéma du montage
utilisé est présenté en figure 4.24.
Les performances mesurées, à la fréquence de fonctionnement f0 = 26GHz, sont
présentées en figure 4.25.
Une puissance de sortie de 1, 3W avec 11% de PAE est obtenue à 4dB de compression
de gain.
Bolomètre
Ampli.26GHz +26dBm
Source RF 26GHz Atténuateurs 50Ω
Anritsu MG3695B circulateur
10.000000 GHz
26.000000 GHz
Level Freq Setup Pulse
G=45dB
coupleur coupleur
Charge 50Ω
VDS1 VDS2
18V 20V
8 10
8
Gain (dB)
PAE (%)
7
6
6
4
5 2
4 0
0 4 8 12 16 20 24 28 0 4 8 12 16 20 24 28
Pin (dBm) Pin (dBm)
a) b)
35 1500
30
Pout (dBm)
1000
Pout (mW)
25
20
500
15
10 0
0 4 8 12 16 20 24 28 0 4 8 12 16 20 24 28
Pin (dBm) Pin (dBm)
c) d)
4.3.3.1 Rétro-simulations
Nous nous sommes tout d’abord concentrés sur la modélisation du report flip-chip
du composant 4x75µm. Pour cela nous avons réalisé des mesures complémentaires d’un
transistor flip-chipé en petit signal, afin de vérifier le modèle présenté dans le paragraphe
[4.2.2]. Le motif de test est présenté en figure 4.26. Le transistor mesuré est placé entre
deux lignes d’accès 50Ω sans motif d’adaptation. Il sera alors aisé de revenir dans le plan
du composant par un changement du plan de référence.
Figure 4.26 – Motif de test utilisé afin de réaliser une caractérisation du transistor
4x75µm monté par procédé flip-chip.
Pour ce faire, nous présentons en figure 4.27a) les paramètres-[S] mesurés du transistors
4x75µm issu du motif de test, qui sont confrontés à la simulation du modèle dans les mêmes
conditions de fonctionnement et de montage.
25 25
maximum (dB)
maximum (dB)
20 20
Gain MaxGain1
Gain MaxGain1
15 15
10 10
5 5
0 0
1E10 4E10 1E10 4E10
freq, Hz freq, Hz
a) b)
Plan de symétrie
800µm
127µm
1ers vias 150µm
150µm
2emes vias 150µm
200µm
Figure 4.28 – Layout de l’empreinte d’accueil du transistor. La zone contenant les vias
est maillée et simulée sous Designer Ansoft.
Lflip-chip=3pH
L=127µm
l= 800µm
1ers vias
L=150µm
l= 800µm
2emes vias
L=200µm
l= 800µm
Plan de symétrie
Figure 4.29 – Modèle de l’empreinte corrigée utilisant une répartition des vias sur deux
lignes espacés par des portions de lignes micro-rubans.
La figure 4.27.b présente une comparaison entre la mesure du transistor de test, reporté
par flip-chip, et le nouveau modèle. On peut constater cette fois une meilleure concordance
que précédemment.
Le comportement petit signal de l’amplificateur simulé se rapproche de celui mesuré
en paramètres-[S]. On peut observer un rapprochement des fréquences pour lesquelles le
0 15
-5
22| (dB)
-10
|S21| (dB)
10
| , |SS22
-15
|S11S11,
-20
S 22 5
-25
-30
S 11
-35 0
22 23 24 25 26 27 28 29 30 25.0 25.5 26.0 26.5 27.0
freq, GHz freq, GHz
a) b)
circuit est adapté, ainsi qu’une bien meilleure concordance de coefficient de transmission
S21 .
Nous avons également re-simulé le circuit en fonctionnement grand signal. Les
performances sont présentées en figure 4.31. On peut constater que la nouvelle
modélisation des vias proposée diminue l’ensemble des performances de puissance, les
rapprochant ainsi des résultats mesurés.
10 20
Pdisp= 20, 22, 24, 26 dBm
8 Glin
(dB)(dB) 15
(%)
PAE (%)
6
Ampli
10
PAE
Gain
4
Pdisp= 20, 22, 24, 26 dBm
Gain
5
2
0 0
25.0 25.5 26.0 26.5 27.0 25.0 25.5 26.0 26.5 27.0
freq, (GHz) freq, (GHz)
a) b)
34 2.0
32
1.5
30
(dBm)
(dBm)
(dBm)
out (W)
28
1.0
PPout
Pout
26
Pout
24 0.5
Pdisp= 20, 22, 24, 26 dBm
22
Pdisp= 20, 22, 24, 26 dBm
20 0.0
25.0 25.5 26.0 26.5 27.0 25.0 25.5 26.0 26.5 27.0
freq, (GHz) freq, (GHz)
c) d)
Figure 4.32 – Layout final de l’amplificateur incluant les carrés qui permettent un affinage
manuel de l’adaptation.
amplificateur est d’autant plus importante que le rendement en puissance ajouté (PAE)
est faible.
La température du canal a été estimée par simulation numérique par éléments finis
à l’aide du logiciel Ansys. Pour des raisons de symétrie un quart du transistor à été
modélisé en figure 4.33.a. Comme le montre la simulation physique, on peut constater
que la température est maximale au pied de la grille (coté drain) où le champ électrique
est maximal (figure 4.33.b). A fort signal, le transistor 4x75µm dissipe une puissance
de 7, 2W/mm, on estime sa température de jonction à Tj = 160o C (à bas niveau une
température Tj = 110o C à été simulée pour une puissance dissipée Pdiss = 5, 3W/mm).
Doigts de grille
25
33,5
40,9
48,33
55,7
63,2
70,6
78
85,5
92,9
100,3
107,7
115,2
122,5
130
137,4
144,8
152,3
160,7
a) b)
Figure 4.33 – Etude de la dissipation thermique, d’un transistor 4x75µm, réalisée sous
Ansys. a) Empilement des couches du transistors monté en flip-chip sur AlN ; b) diffusion
thermique du composant, polarisé à VDS = 20V et IDS = 80mA, à proximité des doigts
de grille.
4.5 Conclusion
Nous avons présenté dans cette partie, la conception et la réalisation d’un amplificateur
de puissance en technologie hybride utilisant un report flip-chip de transistors HEMT
InAlN/GaN à 26GHz. Le modèle utilisé au cours de cette réalisation a permis de mettre
en application les lois d’échelle, relatives au nombre de doigts N, évoquées dans le chapitre
3 et de les valider.
Bien que le gain en puissance soit en dessous de celui attendu, il est important de
Conclusion générale
A cause de leur faible maturité actuelle, ces composants possèdent des limitations
que nous avons identifiées et quantifiées, à l’aide d’une campagne de caractérisation la
plus complète possible. Nous avons pu éprouver les bonnes prédispositions des transistors
à base d’InAlN/GaN pour l’amplification de puissance, qui le rendent d’ores et déjà
compétitif pour ces applications. Les questions relatives à la caractérisation thermique
des composants ont été abordées plus en détail, afin de proposer une méthode pouvant
dissocier l’effet thermique des phénomènes de pièges. Malgré des résultats peu précis, dûs
à l’utilisation d’instruments de mesures inappropriés, les perspectives pour l’utilisation de
la méthode 3ω pour la caractérisation de l’impédance thermique sont très encourageantes.
Le travail présenté ici servira d’approche préparatoire et sera approfondi par la suite.
Une étude a également été menée pour l’utilisation de ces composants en mode de
commutation en bande X. Elle a permis de démontrer que si les transistors InAlN/GaN
ne possèdent pas à l’heure actuelle les aptitudes requises pour ces applications, les
HEMTs AlGaN/GaN eux présentent des qualités intéressantes liées en particulier à leur
champ de claquage élevé. Cette robustesse, propre aux transistors à base de nitrure
de gallium, est particulièrement recherchée pour la protection des circuits élaborés en
micro-ondes.
Bibliographie
silicon substrates using dc characterization method,” vol. 49, no. 8, pp. 1496–1498,
2002.
[14] B. J. Thibeault, B. P. Keller, P. Fini, U. K. Mishra, C. Nguyen, N. X. Nguyen, and
M. Le, “High performance and large area flip-chip bonded algan/gan modfets,” in
Proc. Int. Electron Devices Meeting IEDM ’97. Technical Digest, 1997, pp. 569–572.
[15] M. Seelmann-Eggebert, P. Meisena, F. Schaudela, P. Koidla, V. A., and H. Leier,
“Heat-spreading diamond films for gan-based high-power transistor devices,”
Diamond and Related Materials, vol. 10, pp. 744–749, 2001.
[16] N. Vellas, “Etudes expérimentales de la filières hfet nitrure de gallium pour
l’amplification de puissance hyperfréquence,” Ph.D. dissertation, IEMN, 2003.
[17] R. Quéré, “Cours de physique du composant,” Master Circuits, Systèmes, micro et
nanotechnologies pour les communications hautes fréquences et optiques, 2007.
[18] J. Kuzmik, “Inaln/(in)gan high electron mobility transistors : some aspects of the
quantum well heterostructure proposal,” Semiconductor Science and Technology,
vol. 17, pp. 540–544, 2002.
[19] O. Jardel, G. Callet, J. Dufraisse, M. Piazza, N. Sarazin, E. Chartier, M. Oualli,
R. Aubry, T. Reveyrand, J. C. Jacquet, M. A. Di Forte Poisson, E. Morvan,
S. Piotrowicz, and D. S. L., “Electrical performances of alinn/gan hemts. a
comparison with algan/gan hemts with similar technological process,” International
Journal of Microwave and Wireless Technologies, vol. 3, pp. 301–309, 2011.
[20] M. Gonshorek, “Physical properties of alinn/(ain)/gan (0.07 ¡ x ¡ 0.23)
heterostructures and their application for high power electronics,” Ph.D.
dissertation, École Polythechnique Fédérale de Lausanne, 2010.
[21] N. Sarazin, O. Jardel, E. Morvan, R. Aubry, M. Laurent, M. Magis, M. Tordjman,
M. Alloui, O. Drisse, J. Di Persio, M. A. di Poisson, S. L. Delage, N. Vellas,
C. Gaquiere, and D. Theron, “X-band power characterisation of alinn/aln/gan hemt
grown on sic substrate,” Electronics Letters, vol. 43, no. 23, 2007.
[22] G. Mouginot, “Potentialité des transistors hemt algan/gan pour l’amplification large
bande de fréquence ; effets limitatifs et modélisation,” Ph.D. dissertation, Université
de Limoges, 2010.
[23] W. Mickanin, P. Canfield, E. Finchem, and B. Odekirk, “Frequency-dependent
transients in gaas mesfets : process, geometry and material effects,” in Proc. th
Annual Gallium Arsenide Integrated Circuit (GaAs IC) Symp. Technical Digest
1989, 1989, pp. 211–214.
[24] R. Yeats, D. C. D’Avanzo, K. Chan, N. Fernandez, T. W. Taylor, and C. Vogel,
“Gate slow transients in gaas mesfets-causes, cures, and impact on circuits,” in Proc.
Int. Electron Devices Meeting IEDM ’88. Technical Digest, 1988, pp. 842–845.
[59] M. van Heijningen, F. E. van Vliet, R. Quay, F. van Raay, and M. Seelmann-
Eggebert, “Design and analysis of a 34 dbm ka-band gan high power amplifier
mmic,” in Proc. 1st European Microwave Integrated Circuits Conf, 2006, pp. 75–78.
[60] M. Micovic, A. Kurdoghlian, H. P. Moyer, P. Hashimoto, A. Schmitz,
I. Milosavljevic, P. J. Willadsen, W.-S. Wong, J. Duvall, M. Hu, M. Wetzel, and D. H.
Chow, “Gan mmic technology for microwave and millimeter-wave applications,” in
Proc. IEEE Compound Semiconductor Integrated Circuit Symp. CSIC ’05, 2005.
[61] Y.-F. Wu, M. Moore, A. Saxler, T. Wisleder, U. K. Mishra, and P. Parikh, “8-watt
gan hemts at millimeter-wave frequencies,” in Proc. IEDM Technical Digest Electron
Devices Meeting IEEE Int, 2005, pp. 583–585.
[62] K. S. Boutros, W. B. Luo, Y. Ma, G. Nagy, and J. Hacker, “5w gan mmic for
millimeter-wave applications,” in Proc. IEEE Compound Semiconductor Integrated
Circuit Symp. CSIC 2006, 2006, pp. 93–95.
[63] A. M. Darwish, K. Boutros, B. Luo, B. D. Huebschman, E. Viveiros, and H. A.
Hung, “Algan/gan ka -band 5-w mmic amplifier,” vol. 54, no. 12, pp. 4456–4463,
2006.
[64] K. Takagi, K. Matsushita, K. Masuda, S. Nakanishi, T. Soejima, H. Sakurai,
K. Onodera, J. Shim, H. Kawasaki, Y. Takada, M. Hirose, and K. Tsuda,
“Developing gan hemts for high efficiency,” in Proc. IEEE MTT-S Int. Microwave
Workshop Series Innovative Wireless Power Transmission : Technologies, Systems,
and Applications (IMWS), 2011, pp. 271–274.
[65] J.-P. Teyssier, “Caractérisation en impulsions des transistors micro-ondes :
application à la modélisation non-linéaire pour la cao des circuits,” Ph.D.
dissertation, Université de Limoges, 1994.
[66] J. P. Teyssier, J. P. Viaud, and R. Quere, “A new nonlinear i(v) model for fet devices
including breakdown effects,” vol. 4, no. 4, pp. 104–106, 1994.
[67] J.-P. Teyssier, P. Bouysse, Z. Ouarch, D. Barataud, T. Peyretaillade, and R. Quere,
“40-ghz/150-ns versatile pulsed measurement system for microwave transistor
isothermal characterization,” vol. 46, no. 12, pp. 2043–2052, 1998.
[68] S. R. Bahl and J. A. del Alamo, “A new drain-current injection technique for the
measurement of off-state breakdown voltage in fets,” vol. 40, no. 8, pp. 1558–1560,
1993.
[69] C. Charbonniaud, “Caractérisation et modélisation électrothermique non linéaire
de transistors à effet de champ gan pour l’amplification de puissance micro-onde,”
Ph.D. dissertation, Université de Limoges, 2005.
[70] http ://cp.literature.agilent.com/litweb/pdf/N5242-90007.pdf.
[85] S.-M. Lee and D. G. Cahill, “Heat transport in thin dielectric films,” Journal of
Applied Physics, vol. 81, no. 6, pp. 2590–2595, 1997.
[86] D. Song and G. Chen, “Thermal conductivity of periodically microporous silicon
membranes,” in Proc. Twenty-First Int. Conf. Thermoelectrics ICT ’02, 2002, pp.
292–295.
[87] X. Hu, A. A. Padilla, J. Xu, T. S. Fisher, and K. E. Goodson, “Thermal
characterization of vertically-oriented carbon nanotubes on silicon,” in Proc. IEEE
Twenty First Annual IEEE Semiconductor Thermal Measurement and Management
Symp, 2005, pp. 292–297.
[88] D. de Koninck, “Thermal conductivity measurements using the 3-omega technique :
Application to power harvesting microsystems,” Ph.D. dissertation, McGill
University, 2008.
[89] C. Mion, “Investigation of the thermal proprieteies of gallium nitride using the three
omega method,” Ph.D. dissertation, North Carolina State University, 2005.
[90] P. R. Wilson, J. N. Ross, and A. D. Brown, “Predicting total harmonic distortion
in asymmetric digital subscriber line transformers by simulation,” vol. 40, no. 3, pp.
1542–1549, 2004.
[91] J. R. Brews, “Mosfet hand analysis using bsim,” vol. 21, no. 6, pp. 28–36, 2005.
[92] W. R. Curtice and M. Ettenberg, “A nonlinear gaas fet model for use in the design
of output circuits for power amplifiers,” vol. 33, no. 12, pp. 1383–1394, 1985.
[93] C. A. Liechti, “Microwave field-effect transistors–1976,” vol. 24, no. 6, pp. 279–300,
1976.
[94] S. M. Sze and K. N. Kwok, Physics of semiconductor devices, J. W. . sons, Ed.
Wiley-Interscience, 2007.
[95] C. Lagarde, J. P. Teyssier, P. Bouysse, R. Quere, C. Charbonniaud, O. Jardel,
and H. Bousbia, “A new non-linear electrothermal 3d spline model with charge
integration for power fets,” in Proc. European Microwave Conf, vol. 2, 2005.
[96] W. Demenitroux, C. Maziere, T. Gasseling, B. Gustavsen, M. Campovecchio, and
R. Quere, “A new multi-harmonic and bilateral behavioral model taking into
account short term memory effect,” in Proc. European Microwave Conf. (EuMC),
2010, pp. 473–476.
[97] D. Schreurs, J. Verspecht, E. Vandamme, N. Vellas, C. Gaquiere, M. Germain, and
G. Borghs, “Ann model for algan/gan hemts constructed from near-optimal-load
large-signal measurements,” in Proc. IEEE MTT-S Int. Microwave Symp. Digest,
vol. 1, 2003, pp. 447–450.
Annexes
Nomenclature
Abstract : This report deals with the characterization of GaN HEMTs devices
in order to create their model. An exhaustive characterization has been realized for
AlInN/GaN and AlGaN/GAN based HEMTs. A special care has been given to the
different thermal characterization methods, with the use of the 3ω method for the
measurement of the thermal impedance. A study of scaling rules for small-signal model is
presented. The non-linear model presented is developed in order to extend his application
domain to the power amplification and power switches. Finally it is used in the design of
the first poser amplifier base on AlInN technology in Ka-band.