 Circuits séquentiels

Pré requis : Numération-codage ; Algèbre de Boole et

Circuits logiques combinatoires.

Objectif général :
Analyser le fonctionnement des circuits séquentiels.

Objectifs spécifiques :
L’étudiant doit être capable de :

- différencier un circuit combinatoire d’un circuit

séquentiel ;
- distinguer un circuit asynchrone d'un circuit synchrone ;
Dr Salou HAMIDOU 1
  Circuits séquentiels

- Décrire le mode de fonctionnement d'une

bascule asynchrone ou synchrone ;
- décrire le fonctionnement d’un registre ;
- distinguer les différents modes de chargement et de
décalage d’un registre ;
- synthétiser un compteur asynchrone ou synchrone à
cycle complet ou incomplet ;
- analyser le fonctionnement d’un compteur asynchrone
ou synchrone.

Dr Salou HAMIDOU 2
  Circuits séquentiels

CONTENU DU COURS
- Circuits séquentiels asynchrone et synchrone ;
- Bascules ;
- Registres ;
- Compteurs ;
- Mémoires.

Dr Salou HAMIDOU 3
  Circuits séquentiels

Bibliographie
− Mc. BELAID et collectif, (2010). Logique combinatoire et
séquentielle. Edition Presses de Mitidja, Alger ;
− J. J. MERCIER, (2006). Computers 2, séquence après
séquence, logique séquentielle. Edition Ellipses ;
− Roger L. TOKHEIM, (1987). Techniques numériques.
Edition Mc Graw-Hill ;
− Jean LETOCHA, (1985). Introduction aux circuits
logiques. 2e édition Chenelière/Mc Graw-Hill.

Dr Salou HAMIDOU 4
  Circuits séquentiels
 Définition
Un circuit séquentiel est un système bouclé permettant la conservation
d’un état dépendant de la valeur des variables d’entrées ainsi que de
l’état antérieur du système.
Si Q est l'état d'un système séquentiel, A ses entrées et B ses sorties,
nous avons de manière générale :

Q = F ( A , Q )

B = G ( A, Q)

Dr Salou HAMIDOU 5
  Circuits séquentiels

 Circuit séquentiel asynchrone

Les changements d'état se produisent à des instants qui
dépendent des temps de réponse des autres
composants et des temps de propagation des signaux.
Les retards peuvent ne pas être identiques pour toutes
les variables binaires et conduire à certains aléas. Les
sorties d’un circuit asynchrone peuvent changer d’états
à tout instant.

Dr Salou HAMIDOU 6
  Circuits séquentiels
Circuit séquentiel synchrone
Les changements d'états sont synchronisés sur un signal de
contrôle.
Les sorties du circuit synchrone ne peuvent changer d’états qu’à des
instants particuliers (synchronisation par une horloge de période T)

Dr Salou HAMIDOU 7
  Circuits séquentiels
Circuit séquentiel synchrone
• Types de synchronisations
 Deux types sur niveau : haut (H=1) et bas (H=0)
 Deux types sur front : front montant et front
descendent

• Inconvénients synchronisation sur niveau :

la valeur de sortie est modifiée à chaque changement des valeurs
d’entrées pendant toute la durée de l’état de l’horloge. Si, pendant
cette durée, des parasites apparaissent sur les entrées, ceux-ci
peuvent entrainer des changements d’état imprévus sur la sortie

Dr Salou HAMIDOU 8
  Circuits séquentiels

Circuit séquentiel synchrone

• symbolisations de synchronisations

Dr Salou HAMIDOU 9
  Circuits séquentiels
 Bascule
Une bascule (flip-flop) est une mémoire à 1 bit. Une bascule
possède deux sorties complémentaires. La mémorisation fait appel
à un verrou (latch) ou système de blocage.

Q = 1  B = 1  Q = 0  A = 0  Q = 1

Q = 0  B = 0  Q = 1  A = 1  Q = 0

Une bascule ne peut donc être que dans deux états : "1" et "0". Les
interconnexions du verrou interdisent les deux autres combinaisons :

Q= Q =1 Q=Q=0
Dr Salou HAMIDOU 10
  Circuits séquentiels
 Bascule
Une bascule peut avoir des entrées asynchrones Prest (P ou PR)
et Clear (C ou CR ou CLR), qui forcent la sortie à 1 ou 0,
indépendamment des entrées de données et H : PR force la sortie
à 1 et CLR force la sortie à 0.
Dans la mesure du possible, ces entrées asynchrones sont
utilisées uniquement pour l’initialisation ou le test des bascules.

Dr Salou HAMIDOU 11
  Circuits séquentiels
 Bascule
Le contenu de l'élément mémoire est modifié, compte tenu de
l'entrée de donnée, lorsque l'ordre de mémorisation est transmis.
Cet ordre est :
- de type niveau pour le latch,
- de type front pour le flip-flop.

• Bascules R-S (Reset- Set)

Fonctionnement :
S=1  Q=1. Si on met S à 0, Q reste à 1 
mémorisation du 1.
R=1  Q=0. si ensuite on met R à 0, Q reste à 0
 mémoire du 0.
Dr Salou HAMIDOU 12
  Circuits séquentiels
• Bascules R-S (Reset- Set)

• Tableau de transition ou de vérité

Dr Salou HAMIDOU 13
  Circuits séquentiels
• Bascules R-S (Reset- Set)

Equations logiques

= + . = . + )

= . . = + +
Dr Salou HAMIDOU 14
  Circuits séquentiels
• Bascules R-S (Reset- Set)

Logigrammes

= + +
= . .

Dr Salou HAMIDOU 15
  Circuits séquentiels
• Bascules R-S (Reset- Set)

Tables de vérité

Les deux inverseurs sur les lignes d'entrée (RS-NAND), permet de

retrouver une table de vérité comparable à celle de la bascule RS-NOR.

Dr Salou HAMIDOU 16
  Circuits séquentiels
• Bascules R-S (Reset- Set)

Tables de vérité réduits

Dr Salou HAMIDOU 17
  Circuits séquentiels
Bascule RS synchrone
Bascule RS synchrone : RST ou RSH ou RS-Clock est tel que S et
R ne jouent leur rôle qu'en coïncidence avec un signal de
commande d’horloge.

Dr Salou HAMIDOU 18
  Circuits séquentiels
Bascule RS synchrone

 Pour garder la complémentarité des sorties, on garde

H à 0 tant que R=S=1, d’où une avancée par rapport à
la RS ;
 S et R n’influencent Q que lorsque l’horloge est au
niveau haut ;
 Avantage de RSH par rapport à RS est sa sensibilité
moindre aux parasites. Comme la bascule n’est
sensible au bruit que lorsque l’horloge est au niveau
haut, plus les états hauts de l’horloge seront brefs,
Dr Salou HAMIDOU 19
moins la bascule sera sensible.
  Circuits séquentiels
• Bascule RS synchrone
Modes d’activation des bascules RSH

Dr Salou HAMIDOU 20
  Circuits séquentiels
• Bascule JK
Fonctionnement de la J (Jack)- K(King):
J = 1  Q=1 et K=1  Q=0 et J=K=1  état opposé à
l’état précédent
Table de transition

Dr Salou HAMIDOU 21
  Circuits séquentiels
• Bascule JK

Equations logiques

= . + . = .+ +
Dr Salou HAMIDOU 22
  Circuits séquentiels
• Bascule JK
La bascule JK lève l'ambiguïté qui existe au niveau de la RS.
Ceci peut être obtenu en réalisant un asservissement des
entrées R et S aux sorties Q et Q barre

Dr Salou HAMIDOU 23
  Circuits séquentiels
• Bascule JK

Tables de vérité

Dr Salou HAMIDOU 24
  Circuits séquentiels
• Bascule JK

Chronogramme JK active sur front montant

Dr Salou HAMIDOU 25
  Circuits séquentiels
Bascule D (Delay) :
Bascule à retardement, transmet la donnée sur D à Q avec un
retard correspondant à une période d’impulsion d’horloge.

= = . + = . + .

= . + .

=
= + .
Dr Salou HAMIDOU 26
  Circuits séquentiels
• Bascule D (Delay)

A l’apparition d’un front actif

d’horloge, un temps au moins égal au
temps de propagation pour la
transition attendue, est nécessaire
pour observer le changement des
sorties

Chronogramme

Dr Salou HAMIDOU 27
  Circuits séquentiels
• Bascule D-Latch
D-Latch est une bascule RST où on n’a conservé que les deux
combinaisons (R=0, S=1) et (R=1, S=0).

Dr Salou HAMIDOU 28
  Circuits séquentiels
• Comparaison Bascules D et D-latch

• Bascule D 7474

Dr Salou HAMIDOU 29
  Circuits séquentiels
• Circuits intégrés types TTL et CMOS

Dr Salou HAMIDOU 30
  Circuits séquentiels
Bascules Maître Esclave (Master Slave)
Les bascules maître-esclave (M/S) permettent de diminuer la
sensibilité aux parasites en minimisant la période de transparence.
La nature des bascules maître-esclave vient du fait que deux
bascules montées en cascade et commandées par deux horloges en
opposition de phase réalisent la même fonction qu’une seule
bascule. La différence vient du fait que la bascule ne fonctionne plus
sur le niveau haut de l’horloge, mais sur son front descendant :
- sur le niveau bas de l’horloge, le premier étage (maître)
fonctionne en mode « mémorisation », et le deuxième étage
(esclave) est en mode normal ;
- sur le niveau haut de l’horloge, le maître fonctionne en mode
normal, et l’esclave est dans l’état
Dr Salou « mémorisation ».
HAMIDOU 31
  Circuits séquentiels
Bascule RS Maître Esclave

Deux bascules RST sont reliées en série. Une seule est validée à
la fois (T inversé). Une entrée Preset (P) permet le forçage à 1 de
l'ensemble, une entrée Clear (C) le forçage à 0.

Dr Salou HAMIDOU 32
  Circuits séquentiels
Bascule RS Maître Esclave
 Si T=0 information SR (Maître) transmise en s’r’ et non transmise
à l’esclave (sortie inchangée) ;
 Si T=1, information SR (maître) en attente (ancien s’r’), mais
transmise en Q (sortie esclave)
 Le chronogramme suivant montre que l'information n’est
transmise qu’au prochain front montant de l'horloge T.

Dr Salou HAMIDOU 33
  Circuits séquentiels
Bascule D Maître Esclave

 si H=0, l’élément maître laisse passer l’entrée D à sa sortie, mais

la sortie de l’élément esclave reste inchangée.
 Lorsque H=1, la sortie de l’élément maître est conservée, et passe
à la sortie de l’élément esclave
Dr Salou HAMIDOU 34
  Circuits séquentiels
Bascule D-MS/ Chronogramme

Dr Salou HAMIDOU 35
  Circuits séquentiels
Bascule JK-MS
JK-MS est constitué de deux bascules RS montées en cascade avec des logiques
de commande, servant respectivement de maître et esclave. Toutes les deux RS
sont à activation bas : = , = )⟹ = , = );
= , = )⟹ = , = ); = = )⟹ )

Dr Salou HAMIDOU 36
  Circuits séquentiels
Bascule JK-MS
Fonctionnement : Pour un fonctionnement normal, on fixe PR=CR=1.
Premier cas : soient J=0, K=1 et = =

•Clk passe à 1 (front montant), on aura :

= = + = + = =
⇒ ⇒ ⇒
= = + = + = =
! " ! # ,$ % % &' (é
•Clk passe à 0 (front descendant), on aura :
= = += + = =
⇒ ⇒ ⇒
= = + = + = =

& %" $ ! " ! # .

Il a fallu donc une impulsion complète d’horloge (front montant + front
descendant) pour que les données aux entrées soient transférées aux sorties
Dr Salou HAMIDOU 37
  Circuits séquentiels
Bascule JK-MS

Deuxième cas : soient J=1, K=0 et = =

•Clk passe à 1 (front montant), on aura :

= = + = + = =
⇒ ⇒ ⇒
= = + = + = =
! " ! # ,$ % % &' (é

•Clk passe à 0 (front descendant), on aura :

= = += + = =
⇒ ⇒ ⇒
= = + = + = =

& %" $ ! " ! # .

Ici aussi c’est après une impulsion complète d’horloge (front montant +
front descendant) que les données aux entrées soient transférées aux sorties
Dr Salou HAMIDOU 38
  Circuits séquentiels
 Registres
Un registre est un ensemble ordonné de n bascules (flip-flop ou
latches), permettant de mémoriser (sauvegarder) n bits.

Structure unitaire d’un registre

Symbole registre 4 bits

Logigramme registre 4 bits
Dr Salou HAMIDOU 39
  Circuits séquentiels
Registre à décalage

Chargement Information "entrée série à droite" ou

"entrée série à gauche" est disponible en
sortie des flip-flops sous forme série ou
parallèle. Ajouter à cela qu'il est aussi
possible de précharger ces flip-flops
(entrée parallèle).

Types de registres selon le

chargement et la récupération
d’informations

Dr Salou HAMIDOU 40
  Circuits séquentiels
Registre à décalage Entrée série- Sortie parallèle

Dr Salou HAMIDOU 41
  Circuits séquentiels
Exemple de Registre à décalage Entrée série- Sortie parallèle

Dr Salou HAMIDOU 42
  Circuits séquentiels
 Registre à décalage Entrée parallèle - Sortie série

Dr Salou HAMIDOU 43
  Circuits séquentiels
 Registre à décalage Entrée parallèle - Sortie parallèle

 E i = 1  (Pr = 0, Cr = 1)  Q i = 1 
   Qi = Ei
 E i = 0  (Pr = 1, Cr = 0 )  Q i = 0 

 Registre à décalage universel

Dr Salou HAMIDOU 44
  Circuits séquentiels
 Compteurs

- Types de compteurs : asynchrones et synchrones ;

- Rôle essentiel d’un compteur : la division de fréquence ;
- Sens de comptage : direct (compteur) et rétrograde
(décomptage) ;
- Code exprimé en sortie : binaire naturel, BCD, décimal (ou à
décade), Gray (binaire réfléchi), etc…
- Capacité de comptage ou modulo du compteur : ensemble des
valeurs prises par la sortie ;
- Mode de comptage : cycle complet et cycle incomplet.

Dr Salou HAMIDOU 45
  Circuits séquentiels
 Compteurs asynchrones
Bascules n’ont pas le même
signale d’horloge

Dr Salou HAMIDOU 46
  Circuits séquentiels
 Compteurs synchrones Bascules ont pas le même signale
d’horloge

Dr Salou HAMIDOU 47
  Circuits séquentiels
 Compteurs synchrones

Dr Salou HAMIDOU 48
  Circuits séquentiels
 Compteurs synchrones

Dr Salou HAMIDOU 49
  Circuits séquentiels
 Compteurs synchrones
Top Q2 Q1 Q0 J2=K2 J1=K1 J0=K0 Top Q2 Q1 Q0 J2=K2 J1=K1 J0=K0
0 0 0 0 0 0 1 0 1 1 1 0 0 1
1 0 0 1 0 1 1 1 1 1 0 0 1 1
2 0 1 0 0 0 1 2 1 0 1 0 0 1
3 0 1 1 1 1 1 3 1 0 0 1 1 1
4 1 0 0 0 0 1 4 0 1 1 0 0 1
5 1 0 1 0 1 1 5 0 1 0 0 1 1
6 1 1 0 0 0 1 6 0 0 1 0 0 1
7 1 1 1 1 1 1 7 0 0 0 1 1 1
8 0 0 0 8 1 1 1

Equations comptage
Equations décomptage
J 0 = K 0 = 1 J 0 = K 0 = 1 J 0 = K 0 = 1
  
J1 = K 1 = Q 0 J i = K i = Q 0 ⋅ Q 1 ⋅ ... ⋅ Q i − 1
J = K = Q ⋅ Q J1 = K 1 = Q 0
 2 2 0 1 
 J 2 = K 2 = Q 0 ⋅ Q1

Dr Salou HAMIDOU 50
  Circuits séquentiels
 Compteurs synchrones

Dr Salou HAMIDOU 51
  Circuits séquentiels
 Compteur DCB

Dr Salou HAMIDOU 52
  Circuits séquentiels
 Mémoires

Dispositif à semi-conducteur capable d’enregistrer des informations,

de les conserver aussi longtemps que nécessaire (ou possible), et de
les restituer à la demande.
Il existe deux types de mémoires :
- La mémoire centrale qui est très rapide, physiquement peu
encombrante mais coûteuse, c’est la mémoire de travail de
l’ordinateur ;
- La mémoire de masse ou mémoire auxiliaire, qui est plus lente,
assez encombrante physiquement, mais meilleur marché, c’est la
mémoire de « sauvegarde » des informations.

Dr Salou HAMIDOU 53
  Circuits séquentiels
 Mémoires
• Architecture
Une mémoire peut être représentée comme une armoire de
rangement constituée de tiroirs. Chaque tiroir représente alors une
case mémoire qui peut contenir un seul élément.
Avec une adresse de n bits, il est possible de référencer au plus 2n
cases mémoires.
Chaque case est remplie par un mot de données (sa longueur m est
toujours une puissance de 2). Le nombre de fils d’adresses d’un
boîtier mémoire définit le nombre de cases mémoire que comprend
le boîtier. Le nombre de fils de données définit la taille des données
que l’on peut sauvegarder dans chaque case mémoire.
Dr Salou HAMIDOU 54
  Circuits séquentiels
 Mémoires
• Architecture
un boîtier mémoire comprend une entrée de commande qui permet
de définir le type d’action que l’on effectue avec la mémoire
(lecture/écriture) et une entrée de sélection qui permet de mettre les
entrées/sorties du boîtier en haute impédance.
L’opération de lecture ou d’écriture suit toujours le même cycle :
Sélection adresse → choix opération à effectuer (R/W) → sélection
de la mémoire (CS = 0) → lecture ou écriture la donnée.

Dr Salou HAMIDOU 55
  Circuits séquentiels
 Mémoires
• Caractéristiques

- L’adresse : valeur numérique désignant un élément physique

de mémoire ;
- La capacité ou la taille : nombre d’informations qu’elle peut
contenir. La capacité est exprimée en fonction du nombre de
bits, d’octets ou de mots ;
- Le temps d’accès : temps nécessaire pour accéder en mémoire
à l’information, de l’ordre du nanoseconde (ns) ;
- La volatilité : caractérise la permanence des informations dans
une mémoire ou le laps de temps pendant lequel la mémoire
est capable de retenir des informations de manière fiable.
Dr Salou HAMIDOU 56
  Circuits séquentiels
 Mémoires
• Caractéristiques
- Le cycle mémoire : temps minimal s’écoulant entre deux accès
successifs à la mémoire.
- Le débit : volume d'information échangé par unité de temps,
exprimé en bits par seconde ;
- Le prix de revient de l'information mémorisée : mémoires
électroniques ont un coût de stockage au bit relativement élevé,
ce qui explique leur faible capacité ;
- L’encombrement physique : volume physique occupé. Choix
préférentiel sur des mémoires à encombrement physique réduit.

Dr Salou HAMIDOU 57
  Circuits séquentiels
 Mémoires
• Hiérarchisation

Dr Salou HAMIDOU 58
  Circuits séquentiels
 Mémoires
• Hiérarchisation
- Les registres : éléments de mémoire les plus rapides. Ils sont situés
au niveau du processeur et servent au stockage des opérandes et
des résultats intermédiaires ;
- La mémoire cache : mémoire rapide de faible capacité destinée à
accélérer l’accès à la mémoire centrale en stockant les données les
plus utilisées ;
- La mémoire d’appui : mémoire intermédiaire entre la mémoire
centrale et les mémoires de masse. Elle joue le même rôle que la
mémoire cache ;

Dr Salou HAMIDOU 59
  Circuits séquentiels
 Mémoires
• Hiérarchisation

- La mémoire de masse : mémoire périphérique de grande

capacité utilisée pour stockage/sauvegarde permanent des
informations. Elle utilise pour cela des supports magnétiques
(disque dur) ou optiques (CDROM, DVDROM).

- La mémoire centrale : organe principal de rangement des

informations utilisées par le CPU. C’est une mémoire à semi-
conducteur, de temps d’accès beaucoup plus grand que celui
des registres et du cache.

Dr Salou HAMIDOU 60
  Circuits séquentiels
 Mémoires
• Classification

Dr Salou HAMIDOU 61
  Circuits séquentiels
 Mémoires
• Classification
- Les mémoires vives (RAM) : mémoire servant au stockage temporaire
des données. Elle doit avoir un temps de cycle très court pour ne pas
ralentir le microprocesseur. Il existe deux grandes familles de mémoires
vives :
• RAM statiques (SRAM) mémorisent les informations par une bascule de
type D et les conservent tant que l’alimentation est présente (mémoire
volatile),
• RAM dynamiques (DRAM) utilisent un condensateur comme cellule
mémoire (un bit mémorisé) de l'information. Cette information tend à se
dégrader à cause des courants de fuites, ce qui nécessite un
rafraîchissement périodique.
Dr Salou HAMIDOU 62
  Circuits séquentiels
 Mémoires
• Classification

- Les mémoires mortes (ROM) : mémoire permanente, non volatile et

en lecture seule contrairement à la RAM. L’utilité première de ce type
de mémoire est de pouvoir conserver un logiciel ou programme
embarqué, qui ne s’efface jamais, même quand il n’y a plus de
traitements numériques, ou même de mise sous tension. Elle reste en
permanence intacte, même si l’ordinateur éteint.
Types de mémoires ROM :
• ROM (Read Only Memory) : L'information contenue dans ces
mémoires est enregistrée de manière irréversible lors de la fabrication
du circuit ;
Dr Salou HAMIDOU 63
  Circuits séquentiels
 Mémoires
• Classification

• PROM (Programmable Read Only Memory) : programmables par

l’utilisateur, mais une seule fois en raison du moyen de stockage, les
données sont stockées par des fusibles,
• EPROM (Erasable Programmable Read Only Memory) : effaçables et
programmables par l’utilisateur,
• EEPROM (Erasable Electricaly PROM) : effaçables et programmables
par l’utilisateur. Elles sont plus faciles à effacer que les EPROM car
effaçables électriquement,
• Flash EPROM : mêmes caractéristiques qu'une mémoire vive mais
dont les données ne disparaissent pas lors d'une mise hors tension.
Dr Salou HAMIDOU 64