Scribd
Importer
20 vues1 page

Vlsi2 49

Le document traite de l'implémentation des circuits logiques combinatoires en utilisant des transistors comme commutateurs. Il explique que les fonctions AND sont réalisées avec des transistors en série et les OR en parallèle, en précisant le fonctionnement des NMOS et PMOS. Un exemple de réalisation d'une fonction logique avec des transistors NMOS est également fourni.

Transféré par

mahmoud sfar hancha
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
20 vues1 page

Vlsi2 49

Le document traite de l'implémentation des circuits logiques combinatoires en utilisant des transistors comme commutateurs. Il explique que les fonctions AND sont réalisées avec des transistors en série et les OR en parallèle, en précisant le fonctionnement des NMOS et PMOS. Un exemple de réalisation d'une fonction logique avec des transistors NMOS est également fourni.

Transféré par

mahmoud sfar hancha
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

Leïla KHANFIR

1. Circuits logiques combinatoires


1.4. Implémentation des circuits logiques combinatoires
◼ Pour réaliser ces circuits, on traite les transistors comme des commutateurs, en notant
qu’un ‘1’ sur la grille d’un NMOS établit le contact entre la source et le drain, et
qu’un ‘0’ produit l’effet contraire.
◼ C’est l’inverse pour un PMOS, où c’est un ‘0’ sur la grille qui fait conduire.
◼ Les fonctions AND sont réalisées avec des transistors (ou sous-circuits) en série,
tandis que les OR sont faits avec des éléments en parallèle.
◼ Exemple: Réaliser la fonction logique suivante avec des transistors NMOS.
Z = G ( A + B + C ) + DEF (2.80)

« Réalisation de la fonction Z
avec des NMOS »

CONCPETION DE CIRCUITS VLSI - CHAPITRE II ENIT 2020/2021 49

Vous aimerez peut-être aussi