Leïla KHANFIR
1. Circuits logiques combinatoires
1.3. Porte NAND à trois entrées (Suite)
◼ En ne considérant que les cas où F = ‘0.5’ (i.e. en transition de ‘0’ vers ‘1’), on voit
que le cas de résistance NMOS minimum correspond au lignes 3, 5 et 6.
◼ En utilisant l’équation (2.28) du point d’inversion de l’inverseur et en supposant:
k ' 1 + P V
VDD = 5V ; VTN = VTP = 0.8V ; N 2 ; 1 et VINV = DD = 2.5V
kP ' 1 + N 2
on arrive à:
V 5 - 0.8 - 0.8 (2.70)
VINV = DD = 2.5 = 0.8 +
2 1 + RMIN x2x1
1
→ RMIN = (2.71)
2
« Modélisation de la
porte NAND pour A =
‘1’, B = ‘1’ et C = ‘0.5’ »
CONCPETION DE CIRCUITS VLSI - CHAPITRE II ENIT 2020/2021 43