TP N°2

CMOS
ET TTL
 Compte rendu de tp 2 2015 /16

But :
Cette manupilation à pour but connaître. Les caractéristiques physiques des
éléments logiques par la manupilation des portes NAND qui contient les deux
circuits CMOS 4011 et TTL 74LS00.

Introduction
Une famille logique est un ensemble homogène de composants susceptibles de
matérialiser
les opérations logiques de base. La famille la plus ancienne mais aussi la plus
simple est la logique à
diodes. il existe plusieurs familles logiques, on les classe en fonction de la porte de
base. Dans cette manipulation on étudiera les 2 familles logiques les plus
importantes.

Logique TTL : ou transistor-Transistor Logic : est une famille de circuits

logiques utilisés en électronique inventée dans les années [Link] famille est
réalisée avec la technologie du transistor bipolaire et tend à disparaître de par sa
consommation énergétique élevée (comparativement aux circuits CMOS) .Cette
famille allie une bonne vitesse de commutation à un faible temps de transfert.
L’immunité aux parasites est bonne à condition de découpler l’alimentation plus
prés de chaque circuit par condensateur de filtrage. Les entrées en l’air ,sans état
fixé, sont à l’état logique « 1 » par défaut.

Logique CMOS : Famille de composant électronique à faible consommation

électrique utilisant la technologie de fabrication (Complementary metal-oxide-
semiconductor). A l’instar de la famille TTL ces composants sont en majeure
partie des portes logiques (NAND, OR…). L’adjectif « complementary » provient
du fait qu’un étage de sortie des ces circuits est composé d’un ensemble de
transistors à effet de champ N et P (MOSFET) placés de manière symétrique
réalisant chacun la même fonction. Du fait de leur caractéristique de
.fonctionnement inversée, un transistor est passant alors que l’autre est bloquant

 Quelques définitions
Entrance-Sortance :
-L’entrance (Fan-in) d’une porte logique correspond au nombre maximale d’entrées
qui peuvent attaquer cette porte.
_La sortance (Fan-out) d’une porte correspond au nombre maximal d’entrées
unitaires qu’elle peut alimenter simultanément sans que les niveaux de sortie
sortent de leurs spécifications.
2
 Compte rendu de tp 2 2015 /16

Ce TP est une prise de contact avec l’électronique numérique expérimentale : on

manipulera uniquement des portes de base NAND.

CMOS
TTL

On Relève les caractéristiques des portes 74LS00 et 4014:

Les portes seront alimentés sous leur tentions nominale de +5V
1) Caractéristique d'entre:

Montage N°1

a. TTL au niveau haut. voir -fig.1-

b. CMOS au niveau haut. voir -fig.2-
c. TTL au niveau bas. voir -fig.3-
d. CMOS au niveau bas. voir -fig.4-

3
 Compte rendu de tp 2 2015 /16

Les tableaux de mesures et le tracage de Ie=f(Ve) et Vs=f(Ve) :

Ie (uA) 163 311 211 0 0 0 0

Ve(V) 0,5 1 1,5 2 3 4 4,5
Vs(V) 4,1 0,57 0,48 0,144 0,144 0,144 0,144

Ie=f(Ve)
350

300

250

200
Ie=f(Ve)
150

100

50

0
0,5 1 1,5 2 3 4 4,5

-Fig.1-

4
 Compte rendu de tp 2 2015 /16

Ie 163 311 211 0 0 0 0

Ve(V) 0,5 1 1,5 2 3 4 4,5
Vs(V) 4,1 0,57 0,48 0,144 0,144 0,144 0,144

Ie=f(Ve)

400
350
300
250
200 Ie=f(Ve)
150
100
50
0
0,5 1 1,5 2 2,5 3 3,5 4
Vs=f(Ve)

1,14
1,12
1,1
1,08
1,06
1,04 Vs=f(Ve)
1,02
1
0,98
0,96
0,94
0,5 1 1,5 2 2,5 3 3,5 4

-Fig.2-

Ie 0,2 0,4 0,3 0,2 0 0

5 Ve(V) 0,5 1 1,5 2 3 3,5
Vs(V) 4 0,64 0,54 0,48 0,14 0,14
 Compte rendu de tp 2 2015 /16

Ie=f(Ve)

0,45
0,4
0,35
0,3
0,25
ie=f(ve)
0,2
0,15
0,1
0,05
0
0,5 1 1,5 2 3 3,5

Vs=f(Ve)

4,5
4
3,5
3
2,5
vs=f(ve)
2
1,5
1
0,5
0
0,5 1 1,5 2 3 3,5

-Fig.3-

6
 Compte rendu de tp 2 2015 /16

Ie 2,3 3 11,13 24,2 36,9

Ve(V) 0,5 1 1,5 2 2,7
Vs(V) 0,4 7,1 18,9 39 57,8
Ie=f(Ve)

40
35
30
25
20 ie=f(ve)
15
10
5
0
0,5 1 1,5 2 2,7

Vs=f(Ve)

70
60
50
40
vs=f(ve)
30
20
10
0
0,5 1 1,5 2 2,7

-Fig.4-

2)-Caractéristiques de transfert:
7
 Compte rendu de tp 2 2015 /16

Montage N°2

On réalise le montage N°2, et on fait varie la résistance de zéro a l'infini pour

relever Vs=f(R).
a. Résultas obtenus pour le TTL au niveau haut. Voir -fig.5-
b. Résultats obtenus pour le CMOS au niveau haut. Voir -fig.6-
R 0 1 10 100 1000 10000 100000
Vs(V) 4,42 4,42 4,42 4,41 4,31 0,95 0,15

R 0 -Fig.5- 1 10 100 1000 10000 100000

Vs(V) 1,14 1,145 1,141 1,152 1,153 1,153 1,159

8
 Compte rendu de tp 2 2015 /16

)R(f=sV

561,1

61,1

551,1

51,1
)R(f=sV
541,1

41,1

531,1

31,1
0 1 01 001 0001 00001 000001

-Fig.6-

2) Caractéristiques de sortie:

Montage N°3
On réalise le montage N°3, et on fait varie la résistance de zéro a l'infini pour
relever Vs=f(Is).
a. Courant de la sortie au niveau haut:
 Pour le CMOS. Voir -fig.7-.
 Pour le TTL. Voir -fig.8-.

9
 Compte rendu de tp 2 2015 /16

Vs(V) 191 185 156

Is 4,6 4,6 4,6

)sI(f=sV

052

002

051
)sI(f=sV
001

05

0
6,4 6,4 6,4

-Fig.7-

Vs(V
) 0,3 0,3 0,29 2,49 2,74 2,87 2,8 2,9 2,9 3 3 3
Is 160,3 159 157,2 31 14 6,1 10,5 4,6 2,9 2 1,1 0,8

)sI(f=sV

5,3

5,2

2
)sI(f=sV
5,1

5,0

0
061 951 751 13 41 1,6 5,01 6,4 9,2 2 1,1 8,0

-Fig.8-
10
 Compte rendu de tp 2 2015 /16

Montage N°4
On réalise le montage N°4, et on fait varie la résistance de zéro a l'infini pour
relever Vs=f(Is).
b. Courant de la sortie au niveau bas:
 Pour le CMOS. Voir -fig.9-
 Pour le TTL. Voir -fig.10-

Vs(V) 116,5 118,6 122,4 125,4 127,3 128,4 129,8 132,4 133,1 134
Is 117,3 114,5 84 66,3 51,2 46,9 40 16,8 12,7 11,9

11
 Compte rendu de tp 2 2015 /16

)sI(f=sV

041

531

031

521
)sI(f=sV
021

511

011

501
3,711 5,411 48 3,66 2,15 9,64 04 8,61 7,21 9,11

-Fig.9-

Vs(V) 4,6 4,59 4,61 4,62 4,57 4,45 4,44 4,33 1,69 1,25 1,02 0,94 0,41 0
Is 177,5 178,5 181,1 181,8 178,4 167 166,8 158,9 25,8 24,4 24,2 24,1 12,3

)sI(f=sV

5
5,4
4
5,3
3
5,2 )sI(f=sV
2
5,1
1
5,0
0
871 181 871 761 8,52 2,42 3,21 4,1

-Fig.10-
12
 Compte rendu de tp 2 2015 /16

4)-Puissance consommée (7400LS et 4011):

Pour les manipulations suivantes, il faut que les 4 portes soient branchées de la
même façon. Le courant consommée par une porte est le courant mesurer divisé
par 4 puisque le circuit contient 4 portes et possède une alimentation commune
pour les 4.
On mesure les courant Ibas ,Ihaut et on déduis Pbas , Phau :
Ibas = Courant consommée par la porte entre au niveau bas.
Ihaut = Courant consommée par la porte entre au niveau haut.
Pbas = Puissance consommée par la porte entre au niveau bas.
Phaut = Puissance consommée par la porte entre au niveau haut.
Pour le CMOS:
Ihaut=2.86.3mA
IBas=2.36mA
 Phaut = U* Ihaut =2.86*5=14.3*10-3 W.
 Pbas = U* IBas =2.36*5=11.8*10-3 W.

Pour le TTL:
13
 Compte rendu de tp 2 2015 /16

Ihaut=2.8mA
IBas=2.3mA
 Phaut = U* Ihaut =2,8*5=14*10-3 W.
 Pbas = U* IBas =2,3*5=11,5*10-3 W.

Montage –bas- Montage-haut

14