CONGE DE DETENTE CLASSE : TF2
EPREUVE DE TECHNO ET SCHEMA
Exercice 1
Montrez que le système de la figure ci-contre permet de réaliser
L’addition de 2 nombres binaire A et B de 1 bit chacun
2-On désire maintenant additionner deux nombres binaires de 2 bits notés A1 A0
et B1B0: Pour additionner les bits de rang 0, On utilise le montage de la figure ci-
dessus.
Pour additionner les bits de rang 1, on utilise le montage de la figure ci-dessous
la retenue de rang 0 étant appliquée en Co
3-Montrez que si cette retenue est nulle (Co=0), le circuit n’intervient pas et
que la somme des bits de rang 1 apparaît en en S1 et C1
4- on suppose que Co=1
a- Etablir la table de vérité du circuit la figure
b- Vérifiez que le montage donne bien la somme des nombres binaires A1A0
et
B1BO (On se placera dans le cas où A1A0=01 ; B1BO=11)
5- Précisez le nombre d’entrée et de sorties d’un additionneur 4 bits
Exercice 2
Construire le décodeur (avec des portes logiques) qui permet de faire afficher en
valeur décimale sur un afficheur la valeur binaire présente à son entrée.
EXERCICE3
I-
1/-Simplifier l’expression suivante :
H¿ ABCD+ A C D E+ A BCD+ B C DE
2/-On veut tester l’imparité ; un nombre binaire ou un groupe de valeurs
binaires se présentant sous la forme ABCD :
S ; le résultat du test vaudra 1 si les valeurs 1 de ce groupe sont en nombre
impair ; S vaudra 0 si elles sont en nombre pair.
Par exemple si A =1, B=0, C¿1, D¿1, il ya trois valeur 1 et 3 étant un
nombre impair, S doit valoir 1
a /- Dressez le tableau de karnaugh de la relation
S¿F (A, B, C, D)
b/- Exprimez cette relation par une formule d’algèbre de Boole, sous deux
formes différentes.
II-
C /- En déduire deux schémas de circuit logiques permettant d’obtenir S à partir
de A, B, C et D. 10/Câbler la fonction logique N¿(C+ D¿ ¿ X+ A C D+ A B C+ A B
CD+ AC D avec un multiplexeur 1 parmi 8 en plaçant aux entrées auxiliaires(C
est le bit de poids le plus fort).
EXERCICE4
Exercice 4
On souhaite faire la synthèse d’un décodeur 3 vers 8 avec les sorties actives au
niveau bas
1. Etablir la table de vérité du circuit
2. Déterminez les fonctions de sortie Yi=f(C, B, A)
3. Donnez une implantation avec des portes NAND
4. Comment faut-il modifier le schéma pour ajouter au montage une entrée
de validation V telle que le circuit fonctionne normalement quand V =1 et
que toute les sorties Yi=1 quand V =0
Exercice 5
1) Que représente les symboles susmentionné sur pour les circuits A.C et S.C
D.A ?
2) Donnez la désignation du circuit U1
3) Compléter le tableau suivant
Exercice 6
1- Simplifiez l’expression suivante : H= ABCD+AC D E + A BCD+BC DE
2- On veut tester l’imparité ; un nombre binaire ou un groupe de valeurs
binaires se représentant sous la forme ABCD : S ; le résultat du test
vaudra 1 si les valeurs 1 de ce groupe sont en nombre impaire ; S
vaudra 0 si elles sont en nombre paire. Par exemple si A=1, B=0, C=1,
D=1, il y’a trois valeurs 1 et 3 étant un nombre impair, S doit valoir 1
a- Dressez le tableau de Karnaugh de la relation S=F (A, B, C, D)
b- Exprimez cette relation par une formule d’algèbre de Boole sous
deux formes différentes
En déduire deux schéma de circuit logiques permettant d’obtenir S à partir de A,
B, C, D
Exercice 7
1- Simplifiez l’expression suivante : H= ABCD+AC D E + A BCD+BC DE
2- On veut tester l’imparité ; un nombre binaire ou un groupe de valeurs
binaires se représentant sous la forme ABCD : S ; le résultat du test
vaudra 1 si les valeurs 1 de ce groupe sont en nombre impaire ; S
vaudra 0 si elles sont en nombre paire. Par exemple si A=1, B=0, C=1,
D=1, il y’a trois valeurs 1 et 3 étant un nombre impair, S doit valoir 1
c- Dressez le tableau de Karnaugh de la relation S=F (A, B, C, D)
d- Exprimez cette relation par une formule d’algèbre de Boole sous
deux formes différentes
En déduire deux schéma de circuit logiques permettant d’obtenir S à partir de A,
B, C, D
EXERCICE 8
1-Réaliser un codeur de priorité 1 parmi 5 avec une entrée de validation active à
l’état bas
2-Câbler un MUX 8 voies à 1 des portes logiques si nécessaire pour réaliser
chacune des fonctions suivantes :
a) F1 =A B CX+ AB C X + A BX
b) F2(A,B,C)= Σ (1,3,5,6,7)
3-Etablir la table de vérité de la figure 1 et donnez le nom d’une telle structure
4-Donnez le logigramme d’un additionneur complet et les équations de sortie
Sn et Rn.
EXERCICE 9
Encodeur
1-Définissez : un codeur ; un décodeur
2-Donnez la table de codage des nombres suivants : 1 à 9 et donnez son
logigramme
EXERCICE 10
1 - Qu’est-ce qu’un codeur de priorité ?
2- Câbler un décodeur permettent de commander correctement un afficheur 7
segments cathode commun.
3- Donner la table de vérité d’un et l’équation des sorties de :
a- Un demi-additionneur
b- Un soustracteur complet
4-Câbler la fonction F 1=∑ (1 , 3 , 4)avec 1 Déc et 1 porte.
5- Câbler la fonction F 2=∏ (0 , 1 ,3)avec 1 Déc et 1 porte.
Exercice 11
I-Simplifiez algébriquement les fonctions suivantes :
F= A+ B .C +C . D
G= A +B+ A +C+ A +C
H= A . B .C +¿A. B . C+ A . B . C+ A . B . C
II- On considère la fonction logique Z définie par:
Z= A B C D+ A B C D+ A BC D+ ABC D+ AB C D+ A B C D+ A B C D+ A B CD + A B C D
1- Simplifiez Z.
2- Tracez le logigramme de Z avec 3 portes « OU », 4 portes « ET » et 4
portes « NON ».
Exercice 12
1- Compléter le tableau avec le résultat, codé par les bites Co et s, de
l’addition arithmétique des 3 bits A,B et Ci.
2- Etablir les équations logiques complètes de S et de Co en fonction de A, B
et Ci et simplifiez-les
3- Pour réaliser cet additionneur, on dispose de portes NAND à 2 entrées, 3
entrées et 4 entrées. Etablir les schémas logiques correspondants de S et
Co.
