Dispositifs programmables
M34
2024-2025
ENSA Marrakech
Circuits numériques intégrés
2
Fonctionnement du transistor NMOS et PMOS
Un transistor MOSFET (Métal-
Oxyde-Semiconducteur) a trois
terminaux: une grille, un drain
et une source.
Il y a deux types de transistors
MOS:
• Le NMOS conduit quand G a
une tension positive (‘1’
logique).
• Le PMOS conduit quand G a
une tension nulle (‘0’
logique).
3
Complementary Metal-Oxide-Semiconductor - CMOS
La technologie CMOS (Complementary
Metal-Oxide-Semiconductor) est une
technologie utilisée pour fabriquer des
circuits intégrés
Elle repose sur l'utilisation de transistors à effet
de champ (MOSFET) de type N (NMOS) et de
type P (PMOS),
Complémentaire signifie que pour chaque
transistor NMOS, il y a un transistor PMOS
correspondant, formant une paire
complémentaire.
• L'idée est que lorsque le NMOS est allumé
(conducteur), le PMOS est éteint (non
conducteur), et inversement.
4
CMOS ou Complementary Metal Oxide Semiconductor:
cas de l’inverseur
Quand l’entrée est à niveau haut (1), le NMOS
conduit (fermé) et le PMOS est ouvert, ce qui
connecte la sortie à la masse (0).
Quand l’entrée est à niveau bas (0), le PMOS
conduit (fermé) et le NMOS est ouvert, ce qui
connecte la sortie à la tension d’alimentation
(1).
Les transistors NMOS et PMOS ne conduisent
jamais en même temps dans un circuit
statique, ce qui signifie qu'il n'y a
pratiquement pas de consommation
d’énergie en mode statique
Cependant, durant les transitions entre états,
les deux transistors sont simultanément
conducteurs pendant un court laps de temps,
ce qui entraîne une consommation d'énergie
5
Autres caractéristiques clés de la technologie CMOS :
Haute densité d'intégration : Permet la fabrication de millions,
voire des dizaines de milliards de transistors sur une seule puce
de silicium.
Fréquence élevée : Les circuits CMOS peuvent fonctionner à des
fréquences élevées, ce qui est crucial pour les processeurs et les
dispositifs nécessitant des performances rapides.
Fiabilité : CMOS est une technologie mature et largement
adoptée, connue pour sa fiabilité et sa durabilité.
6
CMOS: cas de NAND et de NOR
7
Que représente cette porte?
VDD VDD
NAND
Inverseur
Vf
Vx
1
Vx
2
8
Circuits intégrés
9
Loi de Moore
10
Substrat (wafer) à 300mm
11
Evolution de la technologie Intel
1999, Intel pentium 2, 2002, Intel Pentium 4, 2017, Intel i7, 2.6 B Tr.,
27.4 M tr., 0.25 µm, 188 M tr., 0.065 µm 14 nm, Quad Core,
300 MHz (65 nm), 3.8 GHz 2.9 GHz
12
ASIC, FPGA, SOC
ASIC: Application Specific Integrated Circuit/ circuit intégré pour
application spécifique.
• est un circuit intégré qui est vendu pour une application bien précise et pour un client
spécifique
ASSP : Application Specific Standard Product/ circuit intégré standard
spécifique à l'application.
• est un circuit implémenté exactement de la même manière qu’un ASIC, à la seule
différence, il est d’une utilisation plus général et destiné à différents clients.
FPGA : Field Programmable Gate Array/ circuit intégré composé d'un
réseau de cellules programmables
• est un circuit intégré conçu pour être configuré par un client après fabrication . La
configuration FPGA est généralement spécifiée à l'aide d'un langage de description
matérielle (HDL).
SOC : System On the Chip/Système sur puce
• est un circuit intégré qui intègre un système électronique ou un ordinateur entier.
13
Dispositifs Programmables
et
FPGA
14
Les premiers dispositifs programmables
Les premiers circuits logiques programmables PLD consistaient
d’un nombre de portes organisées dans des grilles
d’interconnexions dans lesquels les connexions sont réalisées ou
brisées par une grille de fusibles.
15
Structure de PLA (Programmable Logic Array)
PLA possède un réseau AND programmable suivi d'un réseau OR
programmable .
Le schéma PLA simplifié suivant met en œuvre deux expressions logiques SOP
(Sum Of Products) différentes.
L’inconvénient du PLA original était que la programmabilité du réseau
OR provoquait des retards de propagation importants dans les circuits
logiques combinatoires
16
Structure du PAL (Programmable Array Logic)
Afin d'améliorer les performances des PLA, la logique de réseau
programmable (PAL) a été introduite en 1978 par la société
Monolithic Memories, Inc. Le PAL contenait un réseau de AND
programmable et un réseau OR fixe
17
GAL (Generic Array Logic)
Des circuits (fonctionnalités) supplémentaires ont été implémentées sur le PAL
pour prendre en charge des conceptions plus sophistiquées.
permet au système de créer une logique séquentielle, combinatoire,
d’acheminer les signaux vers le PAL, d'utiliser la broche E/S comme entrée ou
sortie
18
Comment réalise-t-on une « logique programmable» aujourd’hui?
Basé sur la technologie SRAM
Reconfigurable
Volatile
Technique anti-fusible
• Programmable une seule fois
• Non volatile
• Utilisée dans les applications de
sécurité.
19
Dispositif CPLD
Un CPLD (Complex Programmable Logic Device) est un circuit logique
programmable
Il permet de concevoir des systèmes numériques après sa fabrication.
Il se situe entre les dispositifs de faible complexité comme les PAL et PLA
et les dispositifs plus complexes comme les FPGA (Field Programmable
Gate Arrays).
20
FPGA
Les FPGA sont constitués d’un réseau d'éléments logiques configurables (LE -
Logic Elements), également appelés blocs logiques configurables (CLB –
Configurable Logic Blocs), connectés entre eux par des fils programmables.
Chaque LE contient un LUT (Look-up Table), des multiplexeurs et des bascules.
Les FPGA évoluent facilement vers des densités extrêmement importantes,
qui peuvent atteindre des millions de blocs logiques. Xilinx et Altera (acquise
par Intel) sont deux des principaux fabricants de FPGA.
21
Architecture simplifiée de bloc logique configurable FPGA
(ou élément logique)
Le bloc logique contient une Look-Up Table (LUT) pour
implémenter n'importe quel circuit logique combinatoire
arbitraire.
La sortie de la LUT peut être sélectionnée comme sortie de bloc
ou comme entrée d'une bascule D. Lorsqu'il est utilisé comme
entrée de la bascule D, q est sélectionné comme sortie de bloc
22
Exemple de LUT à 2 entrées
LUTs (Look-Up Tables) peuvent être réalisées de différentes façons selon la
technologie et l'architecture du FPGA. Une des méthodes couramment
utilisées pour implémenter des LUTs consiste à utiliser des multiplexeurs
(MUX) pour réaliser des fonctions combinatoires.
23
Exemple de LUT à 3 entrées
24
Flot de conception simplifié sur FPGA
25
