ARCHITECTURE DES ORDINATEURS
PR. TARIK CHANYOUR
FSAC - MIP-INFO 3 ET IA 3 Code Classroom : enyswee
2024-2025
[Link]@[Link]
Plan du cours
Chapitre 1. Introduction à l’archi. des ordi.
Chapitre 2. Circuits logiques
Chapitre 3. Unités fonctionnelles
Chapitre 4. Présentation du μp 8086 et environnement Emu8086.
Chapitre 5. Jeu d’instruction du μp 8086
Chapitre 6. Modes d’adressage
Chapitre 7. Variables et sauts
Chapitre 8. Interruptions et accès aux entrées sorties
2
1
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
Dans ce chapitre
I. Vue externe du 8086.
II. Vue interne du 8086.
III. Adressage mémoire
IV. Les registres
V. Environnement Emu8086
I. Vue externe du 8086.
1. La forme
2. Les broches
3. Caractéristiques générales
2
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] forme
▪ Le 8086 est un circuit intégré de 40 pattes
▪ Fabriqué par Intel à partir de 1978 (lancé au prix de 360 dollars)
▪ Premier microprocesseur de la famille 80x86:
▪ Fonctionne selon plusieurs variantes de fréquences : 5, 8 ou 10 MHz.
Une version en boitier céramique C8086 par Intel
5
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] broches
▪ 40 broches (Pattes)
▪ Broches multiplexées:
certaines pattes
transmettent un bit d'adresse
et à d'autres moments un bit
de donnée selon le besoin.
▪ 16 broches qui permettent de
transporter les données :
(AD0 ... AD15)
▪ Largeur du bus de données
est donc de 16 bits.
3
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] broches
▪ 20 broches qui permettent de
véhiculer les adresses :
(AD0 ... AD15, A16…A19)
▪ On peut donc adresser
2k=220=1048576 positions
mémoire différentes d’un
seul octet (m=8 bits)
▪ la mémoire adressable a
donc au plus une capacité :
C=2k*m=220*8 bits =1 Mo.
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] broches: Schéma fonctionnel
4
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] broches: Schéma fonctionnel
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
[Link] broches: Schéma fonctionnel
10
5
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
I. Vue externe du 8086.
3. Caractéristiques générales
▪ Architecture CISC : les instructions sont de taille variable et nécessitent un
décodage interne pour leur exécution.
▪ Unité Arithmétique et Logique fonctionnant en 16 bits, réalisant les 4
opérations fondamentales sur les entiers.
▪ Extension possible au traitement des nombres à virgule flottante par
adjonction d'un coprocesseur dédié.
▪ Gestion de 256 interruptions dont une partie purement software
▪ Ports d'entrée / sortie disposant d'un espace d'adressage (et donc d'un jeu
d'instructions) spécifique.
11
II. Vue interne du 8086.
6
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
II. Vue interne du 8086.
1. Le schéma fonctionnel interne
13
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
II. Vue interne du 8086.
1. Le schéma fonctionnel interne
▪ Le 8086 se compose essentiellement de deux unités :
➢ l’UE: comporte essentiellement l'UAL de 16 bits qui manipule les
registre généraux de 16 bits.
➢ UIB: fournit l'interface physique entre le microprocesseur, le monde
extérieur et l’UE.
▪ L’UAL est chargé d'effectuer des opérations arithmétiques (addition,
soustraction, multiplication, division) et logiques (comparaisons, AND, OR,
XOR et TEST). Les opérations peuvent être des entiers 16 bits ou 8 bits.
14
7
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
II. Vue interne du 8086.
1. Le schéma fonctionnel interne
File d’attente des instructions
15
Chapitre 4. Présentation du μp 8086 et environnement Emu8086
II. Vue interne du 8086.
1. Le schéma fonctionnel interne
File d’attente des instructions
▪ Lorsque l'exécution d'une instruction est terminée, l'UE reste
inactive un bout de temps pendant que l'UIB extrait l'instruction
suivante.
▪ Pour remédier à ce temps d'attente, le traitement pipeline a été
introduit dans le 8086.
▪ Pendant que l'UE exécute les instructions qui lui sont transmises,
l'instruction suivante est chargée dans l'UIB.
▪ Les instructions suivantes sont placées dans une file d'attente.
▪ Lorsque l’UE termine une instruction, l'UIB lui transmet
instantanément l'instruction suivante, et charge une autre.
▪ De cette façon, l'UE est continuellement en activité.
16
