Niveau : LISI-A3 Dr.
Nabiha BEN ABID
Travaux Pratique CO_Design
Objectif :
Se familiariser avec l’environnement ISE de Xilinx
Décrire en VHDL le comportement d’un circuit séquentiel (le compteur BCD) et faire
une synthèse logique et physique afin d’implanter ce module dans le circuit FPGA
Spartan-3.
1.Introduction :
FPGA (Field-Programmable Gate Array) est un dispositif à semi-conducteur
contenant des composants logiques programmables appelés « logique des blocs » et des
interconnexions programmables. Logique des blocs peut être programmé pour remplir
la fonction de base de portes logiques comme AND et XOR, ou plus complexes
combinatoires des fonctions telles que des décodeurs ou des fonctions mathématiques.
Spartan 3 Starter Kit Board est une plateforme d’évaluation très flexible permettant
l’implantation des systèmes numériques sur un FPGA Xilinix (xc3s200) dans un
environnement typique.
Figure : Une carte d’évaluation à base de FPGA XILINX SPARTAN3
XC3S200 de 200 000 portes cadencé à 50MHz .
Travaux Pratique :Co_Design
Niveau : LISI-A3 Dr.Nabiha BEN ABID
2. schéma de circuit
a. Le diviseur
Chaque système numérique implanté sur une carte à base d’un FPGA Xilinx Spartan-3 est
synchrone, mais sera connecté non pas à 50 Mhz qui est la fréquence de la carte, mais à une
horloge de 100 Hz, que nous devons réaliser grâce à un diviseur. Il faut donc diviser la
fréquence d’horloge pour obtenir une impulsion tous les centièmes de seconde.
Travaux Pratique :Co_Design
Niveau : LISI-A3 Dr.Nabiha BEN ABID
b. Le transcodeur BCD-7
Le transcodeur BCD-7 est un composant permettant de convertir des valeurs
numériques binaires en code d’affichage pour les afficheurs BCD 7 segments
.Dans notre cas, nous allons réaliser un composant qui convertit une valeur binaire
sur 4 bits de données en entrée en un code 7 bits qui affichera la valeur d’entrée
sur un afficheur 7 segments. Donc un vecteur de 4 bits est pris en entrée et en
sortie un vecteur de 7 bits. Il est également important de signaler que les entrées
des blocs afficheurs sur la carte FPGA sont actives à niveau bas.
La table de vérité est donc la suivante :
Entrée Sortie(inversée)
0000 11111100
0001 01100000
0010 11011010
0011 11110010
0100 01100110
0101 10110110
0110 10111110
0111 11100000
1000 11111110
1001 11100110
XXXX 1 111111
c. Le système de synchronisation :
Il sert pour la synchronisation des afficheurs BCD
d. L’afficheur :
Ce composant sert à visualiser l’un des afficheurs BCD selon la sélection de
l’enable.
Pour le faire on va charger le code du bloc suivant dans le FPGA tout en tenant
compte de la description suivante :
- Les entrées du circuit sont =50 mhz qui est la fréquence de la carte) et reset
pour activer les compteurs.
Travaux Pratique :Co_Design
Niveau : LISI-A3 Dr.Nabiha BEN ABID
- Les sorties de la carte sont enable0, enable1, enable2, enable3 et aff qui est
un vecteur de 7.c’est la sortie de l’un des transcodeurs choisi selon l’ enable[i]
active.
- Les sorties des compteurs modulo 10 sont respectivement cmp1, cmp2, cmp3
et cmp4 .Les sorties des transcodeurs sont respectivement s1, s2, s3 et s4.Le
code pour réaliser l’affichage sur les afficheurs de la carte est le suivant :
Ce bloc regroupe tous les composants (diviseur de fréquence, les quatre
compteurs, le bloc de sélection et le transcodeur).
e. Implantation du programme principale sur la carte :
Après installation de la carte tout en réglant son alimentation et son câblage avec le PC en
utilisant le câble JTAG .On suit la démarche suivante :
La vérification de la syntaxe.
L’assignement des pins.
La génération du fichier de programmation.
Travaux Pratique :Co_Design
