17

TP02 : Etude de Fonctions Logiques Combinatoires Complexes :

(Décodeur, Multiplexeur, Démultiplexeur)

Introduction :

Un circuit logique combinatoire est un dispositif établissant une relation causale

entre les états binaires de ses grandeurs d'entrée, et ceux de ses sorties, c'est-à-dire
les valeurs de sortie dépendent uniquement des valeurs des variables d’entrées et ne
dépendent pas des états antérieurs de la fonction (pas de mémorisation).

Objectif :
L'objectif de ce TP est l'étude des fonctions de transcodage, arithmétique et
aiguillage à partir des exemples d’applications.

1.Multiplexeur :
1.1.Définition :
C'est un circuit à 2n entrées d'information,
n entrées d'adresse et 1 sortie. On obtient en
sortie l'information de la ligne de rang i si on
applique l'adresse binaire i sur les entrées
d'adresse.
Par exemple, dans un multiplexeur 8→1
représenté à la Figure ci-contre, on obtient en sortie S l'entrée E5 si on affiche à
l'entrée d'adresse la valeur binaire A=1, B=0, C=1.

1.2.Réalisation d’un multiplexeur 4→1:

C'est un circuit qui permet de sélectionner une information parmi quatre. Il a donc
deux bits d'adresse A, B et une sortie S.
a) La table de vérité de ce multiplexeur :
 18

A B S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
̅𝐁
b) S=( 𝐀 ̅ E0+𝐀
̅ BE1+A𝐁
̅ E2+ABE3)En
Avec: En est l’entrée de validation.
c)

d) Réalisation de ce montage sous la Maquette M-12.

e) Table de vérité S=(Str, A,B et Ei) obtenue :

Str A B S
 19

1 x x 0
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3

On en déduit la fonction : ̅𝐁
S=( 𝐀 ̅ E0+𝐀
̅ BE1+A𝐁 ̅̅̅̅
̅ E2+ABE3). 𝐒𝐭𝐫

f) Rôle de chaque entrée:

Ei : entrées d’information
A,B : entrées de sélection(commandes)
̅̅̅̅ : Entrée de validation
𝐒𝐭𝐫

2.Démultiplexeur :
2.1.Définition :
Un démultiplexeur est un circuit ayant une entrée
de donnée D, n entrées d'adresse et 2n sorties, où
une seule sortie est active à la fois. L'entrée D est
reliée à la sortie Si si on applique l'adresse binaire i
sur les entrées d'adresse.

2.2.Réalisation d’un démultiplexeur:

a) La table de vérité de ce démultiplexeur :
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 D 0 0 0 0 0 0 0
0 0 1 0 D 0 0 0 0 0 0
0 1 0 0 0 D 0 0 0 0 0
0 1 1 0 0 0 D 0 0 0 0
1 0 0 0 0 0 0 D 0 0 0
1 0 1 0 0 0 0 0 D 0 0
1 1 0 0 0 0 0 0 0 D 0
1 1 1 0 0 0 0 0 0 0 D

̅B
b) S0 = A ̅C̅𝐃𝐄𝐧 ;S1 = A
̅B ̅ BC̅𝐃𝐄𝐧 ; S3 = A
̅C𝐃𝐄𝐧 ;S2 = A ̅ BC𝐃𝐄𝐧 ; S4 = AB
̅C̅𝐃𝐄𝐧
Avec: En est l’entrée de validation.
 20

b) Pour 𝐄𝐧 = 𝟏

d) Réalisation de ce montage sous la Maquette M-12.

e) La table de vérité Si=(G, A,B )

A B S0 S1 S2 S3
0 0 G 1 1 1
0 1 1 G 1 1
 21

1 0 1 1 G 1
1 1 1 1 1 G
On en déduit :
̅𝐁
𝐒𝟎 = 𝐀 ̅ 𝐆 +𝐀
̅ 𝐁+ 𝐀𝐁
̅ +AB
̅𝐁
𝐒𝟏 = 𝐀 ̅+𝐀 ̅ 𝐁𝐆+ 𝐀𝐁
̅ +AB
̅𝐁
𝐒𝟐 = 𝐀 ̅+𝐀 ̅ 𝐁 + 𝐀𝐁
̅ 𝐆 + 𝐀𝐁
̅𝐁
𝐒𝟑 = 𝐀 ̅+𝐀 ̅ 𝐁 + 𝐀𝐁
̅ + 𝐀𝐁𝐆
f) Rôle de chaque entrée:

G : entrée de donnée
A ,B : entrées d'adresse

C/C :

3.Décodeur :
3.1.Définition :
Un décodeur est un circuit qui possède n
entrées et 2n sorties. Pour chacune des
combinaisons possibles des entrées, seule une
ligne de sortie est validée.
Les décodeurs sont souvent dotés d’une ou
plusieurs entrées de validation (EN: enable)
qui servent à valider son fonctionnement.

3.2.Réalisation de décodeur 2 parmi 4 :

a) Tableau de vérité :
 22

A B S0 S1 S2 S3

0 0 1 0 0 0
b) Expression des fonctions de
0 1 0 1 0 0
sortie :
1 0 0 0 1 0 ̅𝐁
𝐒𝟎 = 𝐀 ̅ En
1 1 0 0 0 1 ̅ 𝐁 En
𝐒𝟏 = 𝐀
𝐒𝟐 = 𝐀𝐁̅ En
𝐒𝟑 = 𝐀𝐁 En

c) et d) Logigramme des fonctions de sortie : Pour 𝐄𝐧 = 𝟏

4.
Encodeur(transcodeur) 8 vers 3 :
4.1. Réalisation codeur 8 vers 3:
a) Tableau de vérité :
 23

Entrée S2 S1 S0
active
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 0 1 1
E4 1 0 0
E5 1 0 1
E6 1 1 0
E7 1 1 1

b) Expression des fonctions de sortie :

𝑆0 = 𝐸1 + 𝐸3 + 𝐸5 + 𝐸7
𝑆1 = 𝐸1 + 𝐸2 + 𝐸6 + 𝐸7
𝑆2 = 𝐸4 + 𝐸5 + 𝐸6 + 𝐸7

c) et d) Logigramme des fonctions de sortie :

5. Comparateur :
Un comparateur réalise les fonctions de comparaison de deux nombres binaires : >,<,=.
Sa sortie est à 1 lorsque la fonction réalisée est vraie. On souhaite réaliser un
comparateur de deux nombres A et B à l’aide d’un comparateur 4 bits A (a3 a2 a 1a0) et
B(b3 b2b1 b0)
 24

a) Tableau de vérité :
Soient deux nombres binaires à 1 bit A et B , le comparateur permet d’affirmer que A
est supérieur (S) , inférieur (I) ou égal (E) à B .
Pour cela on obtient le tableau de vérité ci-dessous :

A B S I E

0 0 0 0 1

0 1 0 1 0

1 0 1 0 0

1 1 0 0 1

Pour trouver le tableau de vérité d’un comparateur de deux nombres binaires à 4 bits
A (a3 a2 a1 a0) et B(b3 b2 b1 b0) , on procède par analogie, de telle façon qu’on compare
les ai , bi .

b) Expression de l’équation I, E et S =f(A,B)

S=𝐀𝐁 ̅
̅𝐁
I= 𝐀
E=𝑨̅𝑩 ̅̅̅̅̅̅̅̅̅
̅ + 𝑨𝑩=𝑨 ⊕𝑩

Par identification, on peut trouver les équations (S,I et E) pour un comparateur de deux
nombres binaires à 4bits A (a3 a2 a 1a0) et B(b3 b2b1 b0)

En effet,
A=B si et seulement si a3=b3 et a2 =b2 et a 1=b 1 et a0 =b0
Ainsi :
̅̅̅̅̅̅̅̅̅̅̅̅
E= (𝐚𝟑 ̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟑). (𝐚𝟐 ̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟐). (𝐚𝟏 ̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟏). (𝐚𝟎 ⊕ 𝐛𝟎)
De plus,
𝐀 > 𝐁 si et seulement si :
 25

𝐚𝟑 > 𝐛𝟑 ou (a3=b3 et 𝐚𝟐 > 𝐛𝟐 ) ou (a3=b3 et a2 =b2 et 𝐚𝟏 > 𝐛𝟏 )

ou (a3=b3 et a2 =b2 et a 1=b 1 et 𝐚𝟎 > 𝐛𝟎)
Ainsi :
S= 𝐚𝟑𝐛𝟑 ̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅ + (𝐚𝟑 ⊕ 𝐛𝟑). 𝐚𝟐𝐛𝟐 ̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅ + (𝐚𝟑 ⊕ 𝐛𝟑). (𝐚𝟐̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟐). 𝐚𝟏𝐛𝟏̅̅̅̅ +
̅̅̅̅̅̅̅̅̅̅̅̅
(𝐚𝟑 ⊕ 𝐛𝟑). (𝐚𝟐̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟐). (𝐚𝟏̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟏). 𝐚𝟎𝐛𝟎 ̅̅̅̅
Finalement,
𝐀 < 𝐁 si et seulement si :
𝐚𝟑 < 𝐛𝟑 ou (a3=b3 et 𝐚𝟐 < 𝐛𝟐 ) ou (a3=b3 et a2 =b2 et 𝐚𝟏 < 𝐛𝟏 )
ou (a3=b3 et a2 =b2 et a 1=b 1 et 𝐚𝟎 < 𝐛𝟎)
donc :
̅̅̅̅𝐛𝟑 + (𝐚𝟑
I=𝐚𝟑 ̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟑). ̅̅̅̅𝐚𝟐𝐛𝟐 + (𝐚𝟑 ̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟑). (𝐚𝟐̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟐). ̅̅̅̅
𝐚𝟏𝐛𝟏 +
̅̅̅̅̅̅̅̅̅̅̅̅
(𝐚𝟑 ⊕ 𝐛𝟑). (𝐚𝟐̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟐). (𝐚𝟏̅̅̅̅̅̅̅̅̅̅̅̅
⊕ 𝐛𝟏). ̅̅̅̅
𝐚𝟎𝐛𝟎
d) Réalisation de ce montage sous la Maquette M-12.

C/C : On en déduit que les résultats expérimentaux sont semblables aux résultats
théoriques.

6. Additionneur &soustracteur :

a)
➢ Demi-additionneur à 2 bits
 26

a b s c

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

• 𝑆 =𝑎⊕𝑏
• 𝐶 = 𝑎𝑏

➢ Demi-soustracteur à 2 bits

a b s c

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

• 𝑆 =𝑎⊕𝑏
• 𝑐 = 𝑎̅𝑏
 27

b)
➢ Additionneur complet à 4 bits
ci a b S Ci+1

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

• 𝑆 = 𝑐𝑖 ⊕ (𝑎 ⊕ 𝑏)
• 𝑐𝑖+1 = 𝑐̅𝑎𝑏
𝑖 + 𝑐𝑖 (𝑎 ⊕ 𝑏)

➢
➢
➢
 28

➢ Soustracteur complet à 4 bits

a b ci S Ci+1

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 0 1

1 0 0 1 0

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

• 𝑆 = 𝑐𝑖 ⊕ (𝑎 ⊕ 𝑏)
• 𝑐𝑖+1 = 𝑐𝑖 𝑎̅𝑏 + 𝑐𝑖 ̅̅̅̅̅̅̅̅̅̅
(𝑎 ⊕ 𝑏)

d) Réalisation de ce circuit sous la Maquette M-12.

 29

e) On en déduit son principe de fonctionnement

Le circuit soustracteur "A-B", où A[A3 A2 A1 A0] et B[B3 B2 B1 B0] sont deux entiers
non signés de 4 bits, peut être construit facilement sur la base de la structure
d'additionneur. La principale différence réside dans la nécessité d'utiliser un circuit
appelé "complément à 2" qui inverse la valeur de la donnée B.
En effet,
A-B=A+(-B)
Ainsi :
A-B= A+C1(B)+1
Exemples : (réalisés expérimentalement sur la maquette M-12)

C0 A B S0 S1 S2 S3 C4
A3 A2 A1 A0 B3 B2 B1 B0
1 1 1 1 1 1 0 0 0 1 0 0 0 1
1 1 1 0 0 0 1 1 0 0 0 1 1 1

Exemple 01
A= 1111
B= 0111
A-B=1111-(0111)=1111+C1(0111)+1=1111+1000+1=11000
(le résultat est valide)

Exemple 02
A= 1100
 30

B= 1001
A-B=1100-(1001)=1100+C1(1001)+1=1111+0110+1=10011
(le résultat est valide)