ISSS - UHP Module: Electronique numérique 2023/2024
CHAPITRE 6
FONCTIONS SEQUENTIELLES
1. LES BASCULES :
A l’instar des opérateurs logiques élémentaires en logique combinatoire, les bascules (appelées
aussi flip-flop) sont les éléments de base de la logique séquentielle
1.1. Bascule RS Asynchrone :
Les bascules RS sont à la base de tous les éléments de mémorisation. Il s'agit d'un montage
utilisant deux portes NAND et capable de mémoriser un niveau logique choisi à l’aide de deux
sorties complémentaires. Son schéma est donné à la figure 1 :
Fig. 1 : Bascule RS asynchrone
SET S S Q
S Q
R Q
R CLR Q R
La table de vérité d’une telle bascule est la suivante :
Entrées Etat précédent Sorties
Commentaires
S R Q n−1 Qn Qn
0 0 0 0 1
Mémorisation de l’état précédent
0 0 1 1 0
0 1 X 0 1 Remise à zéro de la sortie Q n
1 0 X 1 0 Remise à un de la sortie Q n
1 1 X 1 1 Etat indéfini
Parmi les circuits intégrés à bascules S R, on trouve le 74LS279 dont la table de fonction et le
schéma de brochage sont donnés à la figure 2 :
Fig. 2 : Brochage et table de vérité du 74LS279
Cette bascule présente deux inconvénients majeurs :
• Sensibilité de la sortie Q aux changements indésirables (parasites) des entrées S et R ;
• La configuration S = R = 1 est à éviter parce qu'elle conduit à l’égalité entre les deux
sorties Q et Q et donc il n’y a plus complémentarité comme c’est indiqué dans la
définition de la bascule ;
PR. MUSTAPHA EL HANINE 1
ISSS - UHP Module: Electronique numérique 2023/2024
1.2. Bascule RS Synchrone :
La bascule RS synchrone (figure 3) permet de résoudre le premier inconvénient de la bascule
RS asynchrone. Les ordres Set et Reset ne changent l’état de la sortie qu’après l’autorisation d’un
signal de commande G (Gate) :
Fig. 3 : Bascule RS synchrone
S
S
SET
Q Q
G G
Q
R CLR Q R
La table de vérité d’une telle bascule est la suivante :
G S R Qn Commentaires
0 X X Q n−1 Mémorisation de l’état de la sortie
1 0 0 Q n−1
1 0 1 0 Fonctionnement normal de la bascule RS
1 1 0 1
Le changement d’état de cette bascule est autorisé sur niveau logique 1 du signal de commande
G. On dit que c’est une bascule commandée de manière statique (sur niveau logique 0 ou 1) et sa
représentation est donnée à la figure 4 :
Fig. 4: Bascule RS statique
SET SET
S Q S Q
G G
R CLR Q R CLR Q
Bascule SR active sur niveau haut Bascule SR active sur niveau bas
1.3. Bascule D :
La bascule D est dérivée de la bascule RS en ajoutant un inverseur entre Set et Reset pour
n'avoir plus qu'une seule entrée pour fixer le niveau à mémoriser. Avec un tel montage, il n'y a
plus de combinaisons d'entrées invalides (S=R=1) :
Fig. 5: Bascule D
D SET Q
D
SET
Q S Q
G
G G
Q
CLR Q R CLR Q
La table de vérité d’une telle bascule est la suivante :
G D Qn Commentaires
0 X Q n−1 Mémorisation de l’état de la sortie
1 0 0 Mise à zéro de la sortie Q
1 1 1 Mise à un de la sortie Q
PR. MUSTAPHA EL HANINE 2
ISSS - UHP Module: Electronique numérique 2023/2024
Le changement d’état d’une bascule D peut aussi être autorisé par le front montant ou le front
descendant du signal de commande G. On parle alors de bascule D dynamique (figure 6) :
Fig. 6: Bascule D dynamique
SET SET
D Q D Q
G G
CLR Q CLR Q
Bascule D active sur front descendant Bascule D active sur front montant
Parmi les circuits intégrés à bascules D, on trouve le 74LS75 dont la table de fonction et le
schéma de brochage sont donnés par la figure 7 :
Fig. 7: Brochage et table de vérité du 74LS75
1.4. Bascule JK :
Le principe des bascules dynamiques permet de mieux protéger la bascule contre les
changements indésirables des entrées. La bascule JK permet en plus de lever l’ambiguïté qui existe
pour l’état S=R=1 d’une bascule RS. Son symbole et sa table de vérité sont les suivants :
SET
CK J K Qn Commentaires
Pr
J Q 0 0 Q n−1 Mémorisation de l’état de la sortie
C 0 1 0 Mise à 0 de la sortie Q
K
1 0 1 Mise à 1 de la sortie Q
K CLR
Clr Q
1 1 Q n −1 Basculement de l’état de la sortie
Parmi les circuits intégrés à bascules JK, on trouve le 74LS76 dont la table de fonction et le
schéma de brochage sont donnés à la figure 8 :
Fig. 8: Brochage et table de vérité du 74LS76
PR. MUSTAPHA EL HANINE 3
ISSS - UHP Module: Electronique numérique 2023/2024
Si on utilise la bascule JK avec J = K = 1, on obtient l’une des principales applications de la
bascule JK à savoir le diviseur de fréquence par 2 (figure 9) :
Fig. 9: Diviseur de fréquence par 2
1
Ve
Vs
J
SET
Q
Ve
t
CK Vs
K CLR Q t
1.5. Fonctionnement forcé des bascules :
Il est parfois nécessaire d’affecter le niveau de sortie d’une bascule de manière non synchrone
c'est-à-dire indépendamment de l’horloge. C’est le rôle des entrées de forçage asynchrone Preset
(Set) et Clear (Clr) qui permettent d’initialiser la bascule :
J
SET
Pr Q PR Clr Qn Commentaires
C 0 0 Qn Fonctionnement normal de la bascule
K 0 1 0 Forçage à 0 de la sortie Q
K Clr
CLR Q 1 0 1 Forçage à 1 de la sortie Q
2. LES COMPTEURS :
Un compteur est un ensemble de n bascules interconnectées par des portes logiques. Ils peuvent
décrire, au rythme d’un signal de commande appelé horloge, une suite d'états binaires. Il ne peut y
avoir au maximum que 2n combinaisons et le nombre total N des combinaisons successives est appelé
le modulo du compteur. Les compteurs binaires peuvent être classés en deux catégories :
• Les compteurs asynchrones ;
• Les compteurs synchrones ;
2.1. Compteur asynchrone modulo N = 2n :
Ce type de compteur est constitué de n bascules JK fonctionnant en mode T (Toggle) : J=K=1.
Ces bascules sont montées en cascade c'est-à-dire le signal d’horloge commande uniquement la
première bascule tandis que pour chacune des autres bascules le signal d'horloge est fourni par la
sortie de la bascule de rang immédiatement inférieur. Pour bien comprendre le principe, réalisons
un compteur modulo 8 permettant de compter de 0 à 7 comme le montre la figure 10 :
Fig. 10: Compteur asynchrone module 8
1 1 1
SET SET SET
J Q J Q J Q
Horloge
K CLR Q K CLR Q K CLR Q
Remise à 0
Q0 Q1 Q2
Les chronogrammes et la table de vérité d'un tel compteur sont donnés à la figure 11 :
4
PR. MUSTAPHA EL HANINE 4
ISSS - UHP Module: Electronique numérique 2023/2024
Fig. 11: Chronogrammes et table de vérité d'un compteur asynchrone module 8
t H
Q0
Q2(MSB) Q1 Q0(LSB)
… 0 0 0
t 0 0 1
Q1 0 1 0
0 1 1
t
Q2 1 0 0
1 0 1
Q
0 t 1 1 0
0 1 0 1 0 1 0 1 0 1
Q 1 1 1
0 0 1 1 0 0 1 1 0 0
1
0 0 0 0 1 1 1 1 0 0 0 0 0
Q
N
2 0 1 2 3 4 5 6 7 0 1
2.2. Compteur asynchrone modulo N 2n :
Pour ce type général de compteur qui compte de 0 à N-1, on va étudier l’exemple d’un
compteur asynchrone modulo 10 (0 à 9). Pour le réaliser, il y a deux étapes :
• On cherche d’abord la puissance de 2 immédiatement supérieure à N et qui est pour notre
compteur 24 = 16. L’exposant de cette puissance de 2 donne le nombre de bascules JK à
monter en cascade, 4 pour notre exemple ;
• On détecte ensuite l’état N qui remettra le compteur à 0 et qui est pour notre compteur
10 = (1010)2. On relie les sorties Q = 1 (Q1 et Q3) pour N =10 aux entrées d’une porte NAND
dont la sortie commandera l’entrée CLR de chaque bascule (figure 12).
Fig. 12: Compteur asynchrone modulo 10
1 1 1 1
SET SET SET SET
J Q J Q J Q J Q
Horloge
K CLR Q K CLR Q K CLR Q K CLR Q
Q0 Q1 Q2 Q3
H
t
Q0
t
Remise à 0 des 4
Q1
bascules
t
Q2
t
Q3
N 0 1 2 3 4 5 6 7 8 9 0
PR. MUSTAPHA EL HANINE 5
ISSS - UHP Module: Electronique numérique 2023/2024
Les compteur 74LS90 (modulo 10), 74LS92 (modulo 12) et 74LS93 (modulo 16) sont des
compteurs asynchrones (figure 13) composés de 4 bascules dont les connexions internes varient
suivant le type du compteur :
Fig. 13: Exemples de compteur asynchrones
2.3. Compteur synchrone modulo N :
L’inconvénient du compteur asynchrone c’est le temps de réponse de chaque bascule. Ainsi, le
signal d'horloge ne parvient pas simultanément sur toutes les bascules. Ceci a pour conséquence
de provoquer des états transitoires qui peuvent être indésirables.
Fig. 14: Temps de réponse
Supposons un temps de réponse tr identique pour toutes
les bascules et considérons la chronologie du passage d'un t
compteur asynchrone 3 bits de 111 =(7)10 à 000 =(8)10 dans la
figure ci-contre. Nous constatons que le compteur passe par
les états transitoires 110 =(6)10 et 100 =(4)10 qui sont faux en
t
plus d’un temps de propagation qui a triplé.
Dans un compteur synchrone toutes les bascules
reçoivent en parallèle le même signal d'horloge. Pour faire t
décrire au compteur une séquence déterminée il faut à 3.tr
chaque impulsion d'horloge définir les entrées synchrones J
et K.
Pour cela on utilise la table de transition de la bascule J-K ainsi que la table de vérité décrivant
la séquence du compteur. Prenons l’exemple d’un compteur modulo 8 :
Q2 Q1 Q0
0 0 0
Qn Q n+1 J K
0 0 1
0 0 0 X
0 1 0
0 1 1 X
0 1 1
1 0 X 1
1 0 0
1 1 X 0
1 0 1
1 1 0 Table d’excitation
1 1 1
PR. MUSTAPHA EL HANINE 6
ISSS - UHP Module: Electronique numérique 2023/2024
La résolution du problème consiste à chercher les équations des entrées J et K de chaque
bascule à l’aide de la table des états recherchés :
J0 Q1 Q0 K0 Q1 Q0
00 01 11 10 00 01 11 10
0 1 x X 1 0 X 1 1 X
Q2 Q2
1 1 X X 1 1 X 1 1 X
J0 = K0
=1
J1 Q1 Q0 K1 Q1 Q0
00 01 11 10 00 01 11 10
0 0 1 X X 0 X X 1 0
Q2 Q2
1 0 1 X X 1 X X 1 0
J1 = K1
= Q0
J2 Q1 Q0 K2 Q1 Q0
00 01 11 10 00 01 11 10
0 0 0 1 0 0 X X X X
Q2 Q2
1 X X X X 1 0 0 1 0
J2 = K2 =
Q0.Q1
Le montage du compteur synchrone 3 bits est donné à la figure 15 :
Fig. 15: Compteur synchrone modulo 8
SET SET SET
J Q J Q J Q
Horloge
K CLR Q K CLR Q K CLR Q
Q0 Q1 Q2
3. LES REGISTRES :
3.1. Présentation :
Un registre est constitué d’un assemblage de n bascules D permettant la mémorisation
temporaire de n bits avec ou sans décalage. L'information est emmagasinée sur un signal de
commande et ensuite conservée et disponible en lecture. La figure 16 donne un exemple de
registre de mémorisation 4 bits avec le signal d'écriture W (Write) qui commande la mémorisation
des données D0, D1, D2 et D3:
Fig. 16: Registre de mémorisation 4bits à lecture / écriture parallèles
D0 D1 D2 D3
SET SET SET SET
D Q D Q D Q D Q
CLR Q CLR Q CLR Q CLR Q
W
Q0 Q1 Q2 Q3
7
PR. MUSTAPHA EL HANINE 7
ISSS - UHP Module: Electronique numérique 2023/2024
3.2. Les registres à décalage :
Dans un registre à décalage les bascules sont interconnectées de façon à ce que l'état logique
de la bascule de rang i puisse être transmis à la bascule de rang i+1 (ou i-1) quand un signal
d'horloge est appliqué à l'ensemble des bascules.
L'information peut être chargée de deux manières :
• Entrée parallèle : comme dans le cas d'un registre de mémorisation ;
• Entrée série : l'information est présentée séquentiellement bit après bit à l'entrée de la
première bascule. Le décalage peut alors être vers la gauche ou la droite.
De même, l’information peut être lue en série ou en parallèle. La figure 17 résume les modes
de fonctionnement d’un registre à décalage :
Fig. 17: Modes de fonctionnement d'un registre à décalage
r3 r2 r1 r0 r3 r2 r1 r0
r3 r2 r1 r0 r3 r2 r1 r0
SR r3 r2 r1 r2 r1 r0 SL
Ecriture / Lecture Lecture parallèle Ecriture série avec Ecriture série avec
parallèle décalage à droite décalage à gauche
Un registre à décalage universel aura donc la structure de la figure 18 :
Fig. 18: Structure d'un registre à décalage universel
Données d’entrée
A B C D
Entrée série droite Sens du décalage
Entrée série gauche REGISTRE
Horloge Chargement parallèle
QA QB QC QD
Données de sortie
Parmi les registres universels, on trouve le 74LS194 qui est un registre à chargement parallèle
ou série, avec la possibilité d’un déplacement de l’information vers la droite (QA vers QD) ou la
gauche (QD vers QA). La description et le schéma de brochage sont donnés à la figure 19 :
Fig. 19: Brochage et table de fonctionnement du registre universel 74LS194
PR. MUSTAPHA EL HANINE 8
