[Link]

com
Code d'Accès: 912O-8D35

Conception De Systèmes
Électroniques

Pr. El Mourabit Aimad (Enseignant-Chercheur, ENSA de

Tanger)
 Plan

• Introduction – Objectifs du cours

- Grands principes CAO – Concepts - Méthodologie
• Conception de Systèmes Numériques – Partie I
– Systèmes Combinatoires
– Systèmes Séquentiels
• Protocoles électroniques. Contraintes de la CEM – Partie II

• Electronique Micro-Programmée (Après CC)

TPs : HW = (Cadence PCB, ISIS…)

SW = ISIS, µC, CC5x, MPLAB…)
El Mourabit Aimad/ENSAT 2019-2020
2
 Introduction

Définition : Larousse

1. Qui se rapporte à l'électronique ou qui fonctionne suivant ses principes.

2. Qui se rapporte à l'électron, qui utilise des électrons.
3. Se dit d'un instrument de musique utilisant la génération d'oscillations
électriques pour créer des sons par l'intermédiaire de haut-parleurs.

Exemple : en formation d’ingénieur, Au début, Toutes les spécialités comme l’informatique,

les télécommunication, le biomédical …
étaient à la base des branches de l’ingénierie en électronique

El Mourabit Aimad/ENSAT 2019-2020

3
 Introduction

Electronique ≠ Electricité

On distingue bien la différence entre électricité et électronique:

Électronique: science qui étudie et utilise les variations de grandeurs Électriques (champs
électromagnétiques, charges électriques, etc.) pour capter, transmettre et exploiter de l'information.
Applications: radio, télévision, ordinateurs, consoles de jeux, appareils photos, cinéma … ce qui traite
de l'information.

Électricité: source d'éclairage, de chaleur, de mouvement … ce qui se rapporte à l'énergie électrique.

( l’électrotechnique)

« L'électricité, c'est la puissance;

L'électronique, c'est le signe. »
Roland Moreno

El Mourabit Aimad/ENSAT 2019-2020

4
 Introduction

Histoire de l’électronique

 1960-2002
• Réduction des tailles de transistors (≃ 10000)
• Évolution anticipée (loi de Moore)
• Industrie au cœur de la croissance économique des 50 dernières années
• Augmentation exponentielle des performances

 Puissance (Joy) : MIPS = la puissance du CPU double tout les 2 ans −1984

 Densité (Moore) :Transistors par puce tout les 18 mois −1964

 Densité des supports magnétiques «Maximal Areal Density» (Frank): MAD = 10

année−1971

El Mourabit Aimad/ENSAT 2019-2020

5
 Introduction

Et Aujourd’hui ?

Nanotechnologies :
Circuits mixtes analogique/digital
Micro-Nano systèmes (capteurs, actionneurs intégrés)
Nano-technologies (horizon 5 à 10 ans)
Taille de gravure: 20 nm
Coûts de R&D de plus en plus élevés

Réduction de l’échelle  Électronique embarquée

Remarque : 2009-2013 Crise financière et économique des TIC

El Mourabit Aimad/ENSAT 2019-2020

6
 Introduction

Les besoins sociétaux, nouveaux relais de Croissance

(Prévisions 2008-2013)

El Mourabit Aimad/ENSAT 2019-2020

7
 Introduction

Dans le secteur automobile, l’électronique joue un rôle croissant

: alors qu’en 2000, elle ne représentait en moyenne que 22% du prix d’un véhicule,
elle devrait s’élever respectivement à 35% du prix en 2010 et à 40% en 2015.

AirBag, ABS, Calculateur embarqué,

Radar de recul,….

Bientôt Pilote Automatique ?

Part de l’électronique dans le prix d’une voiture

(source Sénat, Rapport n° 417, Paris, Juin 2008, 162 p.)

El Mourabit Aimad/ENSAT 2019-2020

8
 Introduction

En bref : l’électronique = Une industrie, plusieurs métiers

El Mourabit Aimad/ENSAT 2019-2020

9
 Introduction

El Mourabit Aimad/ENSAT 2019-2020

10
 Introduction

L’électronique constitue 4 branches :

L’électronique L’électronique L’électronique L’électronique

analogique numérique Mixte De Puissance

L ’électronique de puissance
s ’intéresse à des
Combinatoire domaines de puissance allant de qlq W
Électronique & électronique RF Séquentielle à plus de 100 MW.
Electronique biomédicale …. Circuits programmables :
processeur, µcontrôleur,
FPGA, CPLD, DSP

El Mourabit Aimad/ENSAT 2019-2020

11
 Introduction

Caractéristiques générales
30 … ans

• Cycle de renouvellement des produits

3 à 5 ans

1 à 2 ans

1 an

6 mois  Diminution des temps de conception

El Mourabit Aimad/ENSAT 2019-2020 12

 Introduction

El Mourabit Aimad/ENSAT 2019-2020

13
 Introduction

Méthodologies de conception :

􀂄 Une procédure est nécessaire pour la conception.

􀂄 La compréhension de la méthodologie assure que l’on ne va pas passer “à côté” de

paramètres importants.

􀂄 Les compilateurs, les outils d’aide à la conception logicielle, les outils de CAO, …,
peuvent être utiliser pour :
􀂄 automatiser les étapes méthodologiques,
􀂄 surveiller et “tracer” la méthodologie elle-même.

El Mourabit Aimad/ENSAT 2019-2020

14
 Introduction

AUTomotive Open System ARchitecture

El Mourabit Aimad/ENSAT 2019-2020

15
 Introduction

Niveaux d’abstraction

A chaque niveau d’abstraction,

on doit analyser le système pour
déterminer ses caractéristiques
actuelles et l’améliorer pour
prendre en compte les détails
manquants.

El Mourabit Aimad/ENSAT 2019-2020

16
 Introduction

Top-down ou bottom-up

“Top-down” :
􀂄 on part du plus haut niveau d’abstraction;
􀂄 on “descend” vers le plus détaillé.
“Bottom-up” :
􀂄 on part des composants de base et on “remonte” vers le système.

Une conception réaliste utilise les deux techniques

El Mourabit Aimad/ENSAT 2019-2020

17
 Introduction

Expressions des besoins

= = Une description précise de ce que veut l’utilisateur (client) et de ce qu’il espère
obtenir
􀂄 Besoins fonctionnels :
􀂄 Sorties en fonction des entrées et des paramètres.

􀂄 Besoins non fonctionnels :

􀂄 temps nécessaire pour calculer la sortie,
􀂄 taille, poids, etc.,
􀂄 consommation,
􀂄 fiabilité,
􀂄 etc.
El Mourabit Aimad/ENSAT 2019-2020 Comprendre le besoin du client et savoir aussi l’identifier
18 !
 Introduction

• Analyse Fonctionnelle – Méthodes

• APTE
– développée par le cabinet APTE entre 1963 et 1974

• SADT
– signifie : Structured Analysis Design Technic

• RELIASEP

Mais Il existe d'autres méthodes : SART, FAST, GRAFCET, MERISE, OMT,

UML ...
FSM
El Mourabit Aimad/ENSAT 2019-2020
19
 Introduction

Exemple de Cahier de charges: Concevoir la commande d’un store

de terrasse afin de répondre aux besoins suivants :
1- Fermer le store si la vitesse du vent dépasse 40Km/h
2- Ouvrir le store en présence du soleil
3- Commande manuelle

El Mourabit Aimad/ENSAT 2019-2020

20
 Exemple système : Store Somfy

Alimenta
tion Prix
Soleil FC
FC
FP
Store

Vent
FP Commandes FP
Automatique du store

FC
Utilisateur
FC
Alimenta
Normes tion
El Mourabit Aimad/ENSAT 2019-2020
21
 Exemple système : Store Somfy

El Mourabit Aimad/ENSAT 2019-2020

22
 Exemple système : Store Somfy

El Mourabit Aimad/ENSAT 2019-2020

23
 Exemple système : Store Somfy

El Mourabit Aimad/ENSAT 2019-2020

24
 Exemple système : Store Somfy

El Mourabit Aimad/ENSAT 2019-2020

25
 Exemple système : Store Somfy

El Mourabit Aimad/ENSAT 2019-2020

26
El Mourabit Aimad/ENSAT 2019-2020
27
 Exemple système : Store Somfy

Partie SW : Algorigramme de Fonctionnement

El Mourabit Aimad/ENSAT 2019-2020

28
 Exemple système : Store Somfy

Partie SW : Algorigramme de Fonctionnement

El Mourabit Aimad/ENSAT 2019-2020

29
 Introduction

Les compétences à avoir

􀂄 Connaissance des systèmes numériques, analogiques & puissance

microprocesseur, microcontrôleur, DSP, mémoires, IO,
􀂄 FPGA, VDHL,
􀂄 Codesign,
􀂄 Programmation en assembleur,
􀂄 Programmation C, C++, java,
􀂄 Systèmes d’exploitations, linux, RTOS,
􀂄 Protocoles électroniques

Travailler en équipe avec des ingénieurs d’autres disciplines.

El Mourabit Aimad/ENSAT 2019-2020

30
 Conception système / carte / CI

• Circuit intégré (microprocesseur, circuit interne d ’un GSM, …)

Spécifications : brochage, description fonctionnelle, contraintes
A fournir : masques (fichiers) de fabrication, procédure de test
Produit : une puce encapsulée testée avec ses données
techniques

• Carte ou PCB (carte mère PC, carte de téléphone, …)

Spécifications : format, coût, description fonctionnelle, contraintes
A fournir : liste des composants, masque de routage, composants
programmables, programmes des machines, logiciels de test, logiciels
embarqués
Produit : une carte intégrable dans un système

• Système (téléphone, télévision, …)

Spécifications : Cahier des charges haut niveau, demande client
A fournir : liste des cartes, alimentations, faces avant, ...
Produit : produit fini, doc. techn., formations, procédures d’étalonnage
logiciel applicatif.
El Mourabit Aimad/ENSAT 2019-2020
31
 Introduction - Objectifs
Pour concevoir un Système fonctionnel
• Prendre en compte les contraintes
(ou Sensibilisation aux contraintes)

 Schéma de principe  Schéma implémenté

 Identifier et traiter les contraintes,

El Mourabit Aimad/ENSAT 2019-2020

32
 Les contraintes : les identifier

Normatives
Technologiques
(fabrication, composants)

Mécaniques

Carte
Thermiques d’instrumentation Fonctionnelles
(courants, fréquence)

Electromagnétiques

Organisationnelles
Economiques
(pérennité, évolutivité)

El Mourabit Aimad/ENSAT 2019-2020

33
 Contraintes de la physique

Choisir le bon composant ou la bonne technologie

pour s’affranchir de la contrainte !
Exemple1: l’AOP

AOP réel  AOP idéal

Voffset  0, Ibias  0, Avd < , [Link] <  , Rin< , SR <  …

On identifie la spéc. critique et on choisit l’ampli. qui peut être considéré

comme idéal pour cette spéc.

Ampli Faible bruit – Ampli large bande – Ampli faible courant d’ entrée …

El Mourabit Aimad/ENSAT 2019-2020

34
 Contraintes normatives

• Marquage CE :
compatibilité aux directives européennes
• Application de normes harmonisées
Sécurité électrique – CEM - ….
EN60601-1 Appareils électromédicaux - Première partie : règles générales de
sécurité (12 Mo de texte + 68 normes collatérales )

El Mourabit Aimad/ENSAT 2019-2020

35
 Classe de circuits

El Mourabit Aimad/ENSAT 2019-2020

36
 Contraintes thermiques

• Espace confiné
boîtier fermé
Variation T°  Variations
• Forte intégration caractéristiques des composants

(courants de fuite) Taux de Pannes (100000h)

100
CMS, circuits complexes 80

60

Dissipation thermique %
40

20
Elévation de température 0
100 110 120 130 140 150 160
Température de jonction (°C)
El Mourabit Aimad/ENSAT 2019-2020
37
 Contraintes Mécaniques

- L’environnement de travail du système (fixe, mobile, stress…)

- La forme géométrique de la carte

El Mourabit Aimad/ENSAT 2019-2020

38
 Contraintes Économiques

Le prix d’une carte = F(surface, La classe des circuits, le nombre de couche,

classe de gravure, surcoût)

Savoir maîtriser les surcoûts (en prenant en compte toutes les contraintes le
plutôt possible

Il faut que le 1 prototype soit le plus proche possible du résultat visé (minimiser
les retours)
Contraintes de la CEM : placement et routage manuel des composants

El Mourabit Aimad/ENSAT 2019-2020

39
 Contraintes Économiques

Choix du substrat

FR2 et FR4 sont les 2 standards industriels

El Mourabit Aimad/ENSAT 2019-2020

40
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

41
 Définition : Signal Numérique ?

Discritis== Bruit
S’affranchir du bruit

0 == 0-0.2V ou 1 == 4.5V-5V

2.5 V

DSP = ASP

El Mourabit Aimad/ENSAT 2019-2020

42
 Chapitre 1 : Conception de systèmes numériques

ASIC : application specified integrated circuit

FPGA :field programmable gate array
Électronique
câblée
GRAFCET

Éle µprog Elec

Plus program
circuits Combi+séqu
CPU
séquentiels e
FPGA 43
El Mourabit Aimad/ENSAT 2019-2020
 Cahier de charge

Modélisation

Synthèse matérielle

El Mourabit Aimad/ENSAT 2019-2020

44
 Chapitre 1 : Conception de systèmes numériques
Systèmes Combinatoires
Les circuits logiques combinatoires sont des circuits constitués des portes élémentaires
fonctionnant simultanément et réalisant une ou plusieurs fonctions logiques.

A une combinaison d’entrées (l’entrée) ne correspond qu’une seule combinaison de sorties (la
sortie).
La « sortie » apparaît après application de l’ « entrée » avec un certain retard qui est le temps de
propagation dans la logique interne.

Ce temps est déterminé par la technologie utilisée, le nombre de portes traversées et la longueur
des interconnections métalliques.

El Mourabit Aimad/ENSAT 2019-2020

45
 Vdd
A S
0à1
0V à vdd

S=not(A) after 5ns

gnd
Idéal mathématoiquee delta (t) =C(delta(V)/I

Technologie

El Mourabit Aimad/ENSAT 2019-2020

46
 1) Diescritisation
2) Echantillonnage
3) ABstraction

ent1 ent2 sort

0 0 0
1 0 1
0 0 1
1 1 0
0 1 1

El Mourabit Aimad/ENSAT 2019-2020

47
 Chapitre 1 : Conception de systèmes numériques

Représentation des fonctions logiques

Forme algébrique disjonctive, encore appelée forme ΣΠ

La représentation d’une fonction sous la forme d’une somme de mintermes est dite
forme canonique disjonctive ou première forme canonique
F( A,B,C) = A BC + A BC + AB C + ABC + ABC

Forme algébrique conjonctive ou forme ΠΣ

La représentation d’une fonction sous la forme d’une somme de maxtermes est dite dite
forme canonique conjonctive ou seconde forme Canonique
F(A, B,C) = (A + B + C).(A + B + C).(A + B + C)

El Mourabit Aimad/ENSAT 2019-2020

48
 Chapitre 1 : Conception de systèmes numériques

Critères de choix d’une représentation

L’un des deux types de représentation, forme disjonctive ou conjonctive, peut être préférable à l’autre si des
contraintes sont imposées sur la réalisation matérielle des fonctions. En particulier, dans le cas de l’utilisation de
circuits logiques réalisant les fonctions logiques élémentaires, le type de circuits disponibles peut favoriser une des
deux formes.

NON ET  Forme disjonctive

NON OU  Forme conjonctive

Si Aucune contrainte extérieure n’impose l’une des représentations,

la forme disjonctive est traditionnellement plus utilisée que la forme conjonctive, en raison de l’analogie
de notation entre les opérations logiques et arithmétiques.

El Mourabit Aimad/ENSAT 2019-2020

49
 TV avec 3 inpuits et 1 output Cahier charge

TV avec 10 input et 5 output TV

Tout le reste est

Outil informatique automatisé

synthétiser voyre système

El Mourabit Aimad/ENSAT 2019-2020

50
 Chapitre 1 : Conception de systèmes numériques

Conception N° 1: Conception
Logique

Un navire, destiné au transport d’éléments liquides, comporte dans sa cale trois soutes S 1, S 2 et S 3
(voir schéma ci-dessous). Une soute est soit VIDE (’0’), soit PLEINE (’1’).

Le voyant (AC) s’allume quand l’assiette est "correcte", c’est-à-dire quand les charges sont bien
réparties. Les cas où AC s’allume sont les suivants :
– soutes 1 et 3 vides, soute 2 remplie ;
– soutes 1 et 3 remplies, soute 2 vide ; – soutes 1, 2 et 3 remplies ;
– soutes 1, 2 et 3 vides.

Rechercher la table de vérité correspondant au fonctionnement du voyant AC.

 Cahier
charge
en Boite noire sor
Boite noire

El Mourabit Aimad/ENSAT 2019-2020

52
 Chapitre 1 : Conception de systèmes numériques

Conception N° 2: Conception
Logique

Un dispositif automatique de rectangle de verre - carreaux intacte (S I ), - carreaux à 2 coins

cassés sur un même côté (SII - le reste (S III ). Les verres arrivent sur un tapis roulant comme le
montre la Figure, Un dispositif optique permet de disposer de 4 informations C1, C2, C3, C4
représentant l'état des coins (1 si le coin est intact, 0 s'il est cassé).

Concevoir le système de détection.

 Un système constitué d’un moteur commandé par deux boutons poussoir
marche et arrêt. Initialement le moteur est à l’arrêt. Si on appuie sur
bouton marche, le moteur tourne et continue à tourner même si on
relâche le bouton. Le moteur s’arrête si on appuie sur le bouton arrêt.

El Mourabit Aimad/ENSAT 2019-2020

54
 C Cha

TV

Synthèse ??

1- réalisation câblée
2- // microprogrammée
3- // programmée

4- // électrique (relais électriques)

5- // pneumatique

El Mourabit Aimad/ENSAT 2019-2020

55
 Espace de conception digital
S = not(A) afeter 5ns c.
ch
Consommation
Compromis

Produit finit
fonctionnel

temps
1. Contraintes électriques
Area
2. Analyse de timing Lire une
3. Analyse de power datasheet
4. Analyse d’area

El Mourabit Aimad/ENSAT 2019-2020

56
 Quelle est la
Md Ali solution la moins
chere ??

Métrique

Ciru
it 1 Circuit 2

El Mourabit Aimad/ENSAT 2019-2020

57
 Possibilité N°1 :
Electronique Câblée

El Mourabit Aimad/ENSAT 2019-2020

58
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

59
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

60
 Chapitre 1 : Conception de systèmes numériques

Si A et B sont les variables d’entrée, alors

S est vraie si A est différent de B. L’opérateur XOR est symbolisé par un + entouré d’un
cercle (⊕) car il réalise l’addition en binaire, mais modulo 2.

El Mourabit Aimad/ENSAT 2019-2020

61
 Chapitre 1 : Conception de systèmes numériques

S est vraie si A égale B

El Mourabit Aimad/ENSAT 2019-2020

62
 Chapitre 1 : Conception de systèmes numériques

Portes universelles
Les NAND et les NOR sont des portes universelles car elles permettent de réaliser
toutes les opérations logiques élémentaires.

Les portes NAND et NOR demandent le minimum de transistors pour être

fabriquées et sont les plus rapides.

El Mourabit Aimad/ENSAT 2019-2020

63
 Une Métrique de Coût

Lors de la synthèse d’une table de vérité vers un circuit, il est

souhaitable d’obtenir la forme d’équation équivalente qui produira un
circuit de taille minimale. Une métrique permet d’évaluer le coût d’un
circuit :

Porte logique avec sortie inversée avec N entrées : coût de N+1

Le coût d’un circuit

Porte logique avec sortie non inversée avec N entrées : coût de N+2

XOR, XNOR à N entrées : coût de 2N

Note : Cette métrique représente un estimé de coût du circuit

qui est plus ou moins représentatif de la réalité en fonction de
la technologie utilisée pour implémenter le circuit.

El Mourabit Aimad/ENSAT 2019-2020

64
 Une Métrique de Coût

Le coût d’une porte avec circuit non inversée est plus grand parce que en
technologie CMOS moderne, le circuit équivalent d’une telle porte est une
porte inversée suivi d’un inverseur:

El Mourabit Aimad/ENSAT 2019-2020

65
 Chapitre 1 : Conception de systèmes numériques

Les familles logiques

Technologie bipolaire <1% Technologie CMOS (99%)

Prix
Consoma statique == 0 66
El Mourabit Aimad/ENSAT 2019-2020
 Vo=0

Vce=
0.6

Pstatique # 0
Pstatique = 0
El Mourabit Aimad/ENSAT 2019-2020
67
 Ron transistor en mode saturé
ROFF transistor en mode
bloqué
Vout

Ron jamais 0
Roff jamais infini

El Mourabit Aimad/ENSAT 2019-2020

68
 Opérateur
logique

Résistan,c
EN1 e
Soit des
diodes

EN2 Pour
implémen
ter

El Mourabit Aimad/ENSAT 2019-2020

69
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

70
 Chapitre 1 : Conception de systèmes numériques

Les différents types de boîtiers

El Mourabit Aimad/ENSAT 2019-2020

71
 Chapitre 1 : Conception de systèmes numériques

L’appellation du circuit donne un certain nombre de renseignements mais elle varie avec
les fabricants de composants. L’exemple suivant est valable uniquement pour les circuits
TTL

Exemple : un boîtier SN54LS00N est un circuit combinatoire quadruple NAND à

deux entrées en technologie LS et boîtier plastique dual in line. Sa gamme de
température est comprise entre -55 °C < T < +125 °C.

El Mourabit Aimad/ENSAT 2019-2020

72
 Chapitre 1 : Conception de systèmes numériques

Terminologie des circuits numériques

Pour faciliter la description des caractéristiques électriques des circuits logiques, une
convention d'écriture a été adoptée par les fabricants.
Définition de la terminologie courante
ICC = courant d'alimentation
ICCH = courant d'alimentation pour toutes les sorties
au niveau haut
ICCL = courant d'alimentation pour toutes les sorties
au niveau bas
IIH = courant d'entrée au niveau haut
IIL = courant d'entrée au niveau bas
IOH = courant de sortie au niveau haut
IOL = courant de sortie au niveau bas
IOS = courant de court-circuit (sortie à la masse)
VCC = tension d'alimentation pour le circuit TTL
VDD = tension d'alimentation pour le circuit CMOS
VIH = tension d'entrée au niveau haut
VIL = tension d'entrée au niveau bas
VOH = tension de sortie au niveau haut
VOL = tension de sortie au niveau bas

El Mourabit Aimad/ENSAT 2019-2020

73
 Chapitre 1 : Conception de systèmes numériques

Caractéristiques électriques des circuits logiques

El Mourabit Aimad/ENSAT 2019-2020

74
 FC1 : Les Contraintes électriques

El Mourabit Aimad/ENSAT 2019-2020

75
 Chapitre 1 : Conception de systèmes numériques

Niveaux logiques et gabarits : Notion de gabarit

VCC

gnd
gnd
VCC
Marge de bruit =contraintes électriques =respect de
la bonne polarisatiob des circuits =
El Mourabit Aimad/ENSAT 2019-2020
76
 01

VOHmax
1
VOHmin
Zone interdite ???

VOLmax
0
VOLmin

El Mourabit Aimad/ENSAT 2019-2020

77
 Chapitre 1 : Conception de systèmes numériques

Niveaux logiques et gabarits :Immunité au bruit (1)

El Mourabit Aimad/ENSAT 2019-2020

78
 Chapitre 1 : Conception de systèmes numériques

La zone hachurée doit, pour un circuit normal, être franchie rapidement (nécessité d'un
temps de transition minimum), sous peine d'oscillations parasites. VIHmax et VILmin sont
des valeurs à ne pas trop dépasser sous peine de destruction ou de mauvais
fonctionnement du circuit.
El Mourabit Aimad/ENSAT 2019-2020
79
 Chapitre 1 : Conception de systèmes numériques

Niveaux logiques et gabarits Immunité au bruit (1)

El Mourabit Aimad/ENSAT 2019-2020

80
 Vi Marge de bruit ?
Vo n
ut

HF
Une piste en cuivre
R

Vout-VIN=RI

R=rau * L/S
Vout-VIN=I*delta’(t)/C

El Mourabit Aimad/ENSAT 2019-2020

81
 Chapitre 1 : Conception de systèmes numériques

Niveaux logiques et gabarits

Niveaux logiques CMOS et TTL
Min(4.4-3.5; 1.5-0.33)=0.9
Min(2.4-2; 0.8-0.4)=0.4V

CMOS 5V
3.3 V
Min(2.4-2; 0.8-0.4)=0.4 1.2 V
< 1V

El Mourabit Aimad/ENSAT 2019-2020

82
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

83
 Chapitre 1 : Conception de systèmes numériques

Caractéristiques des composants logiques : Sortance (Fan out), entrance (Fan in)
􀂄 C’est le nombre maximum d’entrées de porte logique que la sortie d’une porte peut
piloter. Ceci s’entend pour des portes d’une famille attaquant des portes de la même famille.
La sortance doit s’exprimer dans chacun des deux états HAUT et BAS.
􀂄 Exemple :

Sortance :
au niveau haut : 10
au niveau bas : 12,5

􀂄 Cette sortie peut piloter correctement 10 entrées unitaires câblées en parallèle.

Attention : Pour les portes CMOS, la sortance n’est pas limitée par la charge
statique, mais plutôt par la charge capacitive qui peut augmenter rapidement le
temps de propagation
El Mourabit Aimad/ENSAT 2019-2020
84
 Chapitre 1 : Conception de systèmes numériques

Collecteur ouvert out1

out2

Pour faciliter la réalisation d'interfaces entre l'électronique numérique et l'électronique analogique

(par exemple diodes luminescentes) ou des éléments électromécaniques (relais),
On peut connecter deux sorties pour faire
La tension Vc peut aller jusqu’a 30v et le courant un ET câblé : Pour
absorbe par que la sortie soit H, il faut que les deux
la porte peut aller jusqu’a 40 mA. Cela permet par sorties soit H
exemple de commander un Relais directement

El Mourabit Aimad/ENSAT 2019-2020

85
 Chapitre 1 : Conception de systèmes numériques

Une porte trois états est un circuit dont on se sert pour contrôler le passage
d'un signal logique. Il comporte trois états de sortie (haut, bas et haute
impédance). Ce nouvel état dit 'haute impédance' ne fait que rendre flottante
la ligne de sortie.
Ce type de circuits est abondamment utilisé dans les processeurs pour
permettre la circulation bidirectionnelle de l'information.
E Bus

El Mourabit Aimad/ENSAT 2019-2020

86
 FC2 : Le temps dans les circuits
Combinatoires

El Mourabit Aimad/ENSAT 2019-2020

87
 Chapitre 1 : Conception de systèmes numériques

Temps de transition ou de commutation

le temps de transition est le temps mis par une sortie pour changer d’état. Il est pris entre
10 et 90 % du niveau maximum. Il en existe deux types : tTLH (la sortie passe de 0 à 1) et
tTHL (la sortie passe de 1 à 0).
Ce temps est très dépendant de la charge (capacitive sur la sortie du circuit).

El Mourabit Aimad/ENSAT 2019-2020

88
 Chapitre 1 : Conception de systèmes numériques

Temps de propagation

Le retard entre les signaux d’entrée et de sortie.

Il est causé par le temps de traversée des transistors et des autres composants formant
le circuit logique.

𝟏
𝑭𝒎𝒂𝒙 = 89
El Mourabit Aimad/ENSAT 2019-2020 𝒕𝑷𝑯𝑳 + 𝒕𝑷𝑳𝑯
 Chapitre 1 : Conception de systèmes numériques

A l'entrée d’un circuit logique dépourvu d’un déclencheur à seuil (trigger de Schmitt), on
doit respecter un temps de transition maximum (tmmax), sous peine de transitions parasites en
sortie. Dans le cas de signaux à temps de transitions trop longs ou présentant des parasites,
une porte pourvue d’un trigger permet de mettre en forme ces signaux pour qu'ils puissent
attaquer correctement la logique :

En sortie de circuit, les temps de transitions dépendent de la technologie employée mais pas
du temps de montée du signal d'entrée, tant que celui-ci reste inférieur à 3 à 5 fois les temps
de transitions usuels de cette technologie.

El Mourabit Aimad/ENSAT 2019-2020

90
 Chapitre 1 : Conception de systèmes numériques

Caractéristiques des circuits logiques

Exemple d’une datasheet

El Mourabit Aimad/ENSAT 2019-2020

91
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

92
 Chapitre 1 : Conception de systèmes numériques

Pire cas worst case

Vcc Meilleur des cas best case

El Mourabit Aimad/ENSAT 2019-2020

93
A Voltage drop B
+- 10%Vcc VB-VA=R*I

Vcc R Vcc

Commutations (0 à 1 et 1 à 0)

El Mourabit Aimad/ENSAT 2019-2020

94
 Chapitre 1 : Conception de systèmes numériques

Vm=
El Mourabit Aimad/ENSAT 2019-2020
95
 Vout

Vm= 0.5 * VCC

Vin

El Mourabit Aimad/ENSAT 2019-2020

96
 Chapitre 1 : Conception de systèmes numériques

􀂄 Retrouver les gabarits d’entrée et de sortie

􀂄 Calculer la marge de bruit de ce composant logique
􀂄 Calculer la sortance
􀂄 Retrouver le temps de propagation
􀂄 Retrouver le temps de commutation

El Mourabit Aimad/ENSAT 2019-2020

97
 Contraintes électriques
Analyse de timing
Analyse de power
Analyse de Area (boitier)

Électronique câblée Manuelles à l’école

CAO

Lire une datasheet

El Mourabit Aimad/ENSAT 2019-2020

98
 Chapitre 1 : Conception de systèmes numériques

Exemple de Calcul de résistance de tirage

Dimensionner Rp :

El Mourabit Aimad/ENSAT 2019-2020

99
 Chapitre 1 : Conception de systèmes numériques

Le dimensionnement de Rp :
V < VOL (max) au niveau bas,
et V > VOH (min) au niveau haut.

V = VCC - Rp x ((3 x IOH) + (2 x IIH)) > VOH (min)

Rp < (VCC - VOH (min) ) / (( 3 x (-IOH (max)) ) + ( 2 x IIH (max))

Rp < (5 - 2,4)) / (( 3 x (0,1)) + (2 x (0,02)) = (2,6) / (0,3 + 0,04) = 2,6 / 0,34
= 7,6 KOhm
Une porte au niveau bas doit garantir le niveau bas, ce qui explique le
(1 x IOL) et (2 x IOH).
V = VCC - Rp x ((1 x IOL) + (2 x IOH) + (2 x IIL)) < VOL (max)
Rp > (VCC - VOL (max)) / ((IOL) + (2 x IOH) + (2 x IIL))
Rp > (5 - 0,4) / ((8) + (2 x 0,1) + (2 x (-0,1))) = 4,6 / (8 + 0,2 - 0,2) = 4,6 / 8
= 575 Ohm
En conclusion : 575 Ohm < Rp < 7600 Ohm

El Mourabit Aimad/ENSAT 2019-2020

100
 FC 3 : La puissance dans les circuits Combinatoires

El Mourabit Aimad/ENSAT 2019-2020

101
 Chapitre 1 : Conception de systèmes numériques

La Puissance ou la Consommation d’un circuit numérique

Puissance dissipée est fonction de la fréquence

Elle peut être séparée en deux termes, la puissance statique (en continu ou en basse
fréquence) et la puissance dynamique (au moment de la commutation).

La puissance statique dissipée à l’état 1 est nulle (IC = 0)

la puissance statique dissipée à l’état 0 (VCE = 0) vaut

La puissance statique dissipée en basse fréquence est donc

fonction du rapport cyclique du signal de sortie

El Mourabit Aimad/ENSAT 2019-2020

102
 Puissance = Puissane Statique + Puissance Dynamique + Puissance Court
Circuit

Vcc
Puissance proportionnelle activité I
sor

entr
J’ai un chemin résistive entre VCC et
GND  P= VCC*I
Gnd

El Mourabit Aimad/ENSAT 2019-2020

103
 TTL soit en CMOS

El Mourabit Aimad/ENSAT 2019-2020

104
 Chapitre 1 : Conception de systèmes numériques

Au moment de la commutation. Pendant la transition de durée tT, le courant ic et la

tension vce sont non-nuls. L’énergie dissipée est égale

En simplifiant l’allure de vce et ic, on obtient

Ce qui nous donne le double sur une période. La puissance dynamique dissipée est
donc égale à : PDD = 2.w.f = K.f
c’est-à-dire proportionnelle à la fréquence.
El Mourabit Aimad/ENSAT 2019-2020
105
 Chapitre 1 : Conception de systèmes numériques

Conclusion 1

La puissance est également fct de la sortance

Energie Energie
emmagasinée restituée

sur une période complète,

P dynamique proportionnelle à C et à f à Vcc

P = activité*C*F*Vcc*Vcc
El Mourabit Aimad/ENSAT 2019-2020
106
 Consommation CC

Temps de recouvrement

El Mourabit Aimad/ENSAT 2019-2020

107
 74LS08
74LS32
74HC32

El Mourabit Aimad/ENSAT 2019-2020

108
 Applications : Analyse de timing manuelle
F=1/(0.5*(tphl+tplh))

Chemin critique
Max(t1,t2,t3,t4)
Donner la fréquence du système
TPHL
TPLH
min typ max
Fmin Ftyp Fmax 74F0
4
34.9MH ??? 74LS
z 04

El Mourabit Aimad/ENSAT 2019-2020

109
 Applications

Donner les MB dans les cas suivants:

74LS08 pilote74LS32
74HC32 pilote 74LS08.
74LS08 pilote 74HC32.

Calculer la sortance dans le cas où 74LS08 pilote 74LS32.

Calculer la sortance dans le cas où 74HC32 pilote 74LS08
Calculer la sortance dans le cas où 74LS08 pilote 74HC32

El Mourabit Aimad/ENSAT 2019-2020

110
 Applications T

Calculer la puissance de chaque circuit:

74LS08
74LS32 TDH
74HC32
74HC00

Calculer la puissance dynamique dans le cas du circuit :74HC00

Donner alors la consommation globale

TDH=TDL=0.5

PST=PSH*(TDH/T)+PSL*(TDL/T)
TDH=0.6
TDL=0.4
El Mourabit Aimad/ENSAT 2019-2020
111
 VCC min typ max

ICCH ICCL PSH PSL

74xxx min typ max

PS min typ max

El Mourabit Aimad/ENSAT 2019-2020

112
 Chapitre 1 : Conception de systèmes numériques

Les aléas dans les circuits combinatoires

Les aléas ou « glitch » sont des états instables d’un signal juste après que les
signaux dont il dépend ont été modifiés.

A priori, toute fonction logique combinatoire synthétisée est susceptible de provoquer

des aléas puisque :
􀂄 Toutes les entrées ne changent pas d’état exactement au même moment.
􀂄 La cascade de cellules logiques peut induire des états intermédiaires instables.

El Mourabit Aimad/ENSAT 2019-2020

113
 Chapitre 1 : Conception de systèmes numériques

Les aléas dans les circuits combinatoires

Quand un circuit logique combinatoire a la possibilité de produire cet état transitoire, on dit qu’il
existe un « hazard » (que le glitch se produise ou non).
Deux types de hazard existent (ou plutôt trois) :
1. Hazard statique :Un hazard statique à 1 est la possibilité pour un circuit de produire un glitch à 0
alors que la sortie aurait normalement du rester à 1. Un hazard statique à 0 est la possibilité pour un
circuit de produire un glitch à 1 alors que la sortie aurait normalement du rester à 0.

2. Hazard dynamique : Un hazard dynamique est la possibilité que la sortie d’un circuit change plus
d’une fois pour un seul changement logique sur une entrée

le hazard statique ou dynamique est borné dans le temps. Une fois que le chemin
combinatoire qui traverse le plus de portes logiques a été traversé, le signal est
forcément stable en sortie.
Le temps de traversée du chemin critique s’appelle le temps critique.
3. Aléa essentiel : quand plusieurs entrées change simultanément : ne sont pas
dûs à la logique du circuit, mais à la nature du problème, elle-même
El Mourabit Aimad/ENSAT 2019-2020
114
 Chapitre 1 : Conception de systèmes numériques

Dans les circuits combinatoires : seul le régime transitoire est affecté

par un aléa. Le régime permanent reste correct.

Dans les circuits séquentiels : les aléas peuvent affecter le régime permanent en le
conduisant dans un état stable différent de l’état stable attendu.

Si on traite les aléas statiques on corrige également les aléas dynamiques

El Mourabit Aimad/ENSAT 2019-2020

115
 La théorie (synthèse SIGMA-PI)

Partant d’une expression : F = AX + BX’ +C

Si A = 1, B = 1 et C = 0 alors F = X +X’

X+X’ = 1 (normalement)

SAUF si le défaut (0,0) se produit alors X+X’ = 0 !!

ALEA

On corrige le problème en rajoutant le terme

redondant AB = consensus de AX + BX’ par rapport à X

Dans ce cas : F = AX + BX’+ C + AB

Si A = 1, B=1 et C = 0 alors F = X + X’ +1 = 1.
La continuité est assurée

El Mourabit Aimad/ENSAT 2019-2020

116
 La théorie (synthèse SIGMA-PI)

Partant d’une expression : F = (A+X).(B+X’).C

Si A = 0, B = 0 et C = 1 alors F = X.X’
X.X’ = 0 (normalement)

SAUF si le défaut (1,1) se produit alors X.X’ = 1 !!

 ALEA

On corrige le problème en rajoutant le terme

redondant A+B = consensus de (A+X).(B+X’) par rapport à X

Dans ce cas : F = (A+X).(B+X’).C.(A+B)

Si A = 0, B=0 et C = 1 alors F = X.X’.0 = 0

La continuité est assurée

El Mourabit Aimad/ENSAT 2019-2020

117
 Exemple

1-Synthétiser la table

2-Tracer les chronogrammes pour c=b=1 et

a 10 à 20 ns

On prend tp,and =tp,or=0 et tp,not=10ns

El Mourabit Aimad/ENSAT 2019-2020

118
 Exemple

El Mourabit Aimad/ENSAT 2019-2020

119
 ab cd 00 01 11 10
00 1 1
01 1 1
11 1 1
10

Donner l’expression simplifiée de la fonction

Relever le risque d’aléa
Proposer une expression sans aléa,

El Mourabit Aimad/ENSAT 2019-2020

120
1)Dans la table de Karnaugh, on regarde les 1 situés dans des cases adjacentes qui ne sont
pas couverts par un même regroupement
ce sont les endroits où il y a un risque d’aléas statique

2) On regarde la formule logique dans ce cas: a = 0 ou 1; b = 1; c= 0; d= 1;

s= ā + a

X X 0

El Mourabit Aimad/ENSAT 2019-2020

121
 Si on a le chronogramme suivant :
De a = 0 à a = 1 : pas d’aléa
De a = 1 à a=0 : problème

El Mourabit Aimad/ENSAT 2019-2020

122
 Correction de l’aléa par le terme redondant (celui qui fait la
jonction des deux regroupements)

El Mourabit Aimad/ENSAT 2019-2020

123
 ab cd 00 01 11 10
00 0 0 1 1
01 1 1 1 1
11 1 1 0 0
10 0 0 0 0

Donner l’expression simplifiée de la fonction

Relever le risque d’aléa
Proposer une expression sans aléa,

El Mourabit Aimad/ENSAT 2019-2020

124
El Mourabit Aimad/ENSAT 2019-2020
125
 E1
E2

El Mourabit Aimad/ENSAT 2019-2020

126
 Chapitre 1 : Conception de systèmes numériques

Pour la conception de circuits logiques séquentiels avec rebouclage des

sorties sur les entrées, il faut utiliser des circuits logiques combinatoires
sans hasards « hazard-free »

Il est possible d’ éliminer les hasards d’un circuits en éliminant les états
transitoires

Circuits séquentiels asynchrones sont compliqués à concevoir…

El Mourabit Aimad/ENSAT 2019-2020

127
 Monter en Abstraction

El Mourabit Aimad/ENSAT 2019-2020

128
 Chapitre 1 : Conception de systèmes numériques

Monter en abstraction

Toute fonction logique de N variables est réalisable avec un multiplexeur de N-vers-1

Exemple : matérialiser la fonction donnée par la table de vérité

Remarque : Avec un multiplexeur à 2n entrées Ik, on peut réaliser n’importe quelle

fonction de n+1 variables. Les entrées Ik valent toujours :, an, an, 1 ou 0 (étant la n+1
variable). La réalisation d'une fonction logique avec un multiplexeur est à la base du
fonctionnement des FPGA.
El Mourabit Aimad/ENSAT 2019-2020
129
 Chapitre 1 : Conception de systèmes numériques

2N ->1

8 → 1 : il suffit de "recopier" le tableau de

valeurs aux entrées du multiplexeur. On
remarque qu'il est coûteux d'utiliser un circuit
(relativement) complexe, et de connecter ses
entrées à des valeurs fixes

Pour N variables ?

El Mourabit Aimad/ENSAT 2019-2020

130
 Grâce à la représentation de la fonction par un arbre de décision binaire
(BDD : Binary Decision Diagram) ou décomposition de shannon

Décomposition de Shannon

Ça ressemble à un multiplexeur 21

Le multiplexeur peut être généralisé à un

composant possédant un nombre d’entrées
puissance de 2

El Mourabit Aimad/ENSAT 2019-2020

131
 (BDD : Binary Decision Diagram) ou décomposition de
shannon

El Mourabit Aimad/ENSAT 2019-2020

132
 BDD : Binary Decision Diagram

• Exemple: f = a + b c
F = a * fa + a’ * fa’
F = a * 1 + a’ * (b c)
F = a * 1 + a’ * ( b * (c) + b’ * 0)
F = a * 1 + a’ * (b * (c * 1 + c’ * 0) + b’ * 0) F
a 01

b 1
01

0
c 01

0 1
El Mourabit Aimad/ENSAT 2019-2020
133
 Chapitre 1 : Conception de systèmes numériques

LOOK UP TABLE (LUT)

El Mourabit Aimad/ENSAT 2019-2020

134
 Chapitre 1 : Conception de systèmes numériques

Circuits Programmables Autre façon d’implémenter une fonction

N'importe quelle fonction peut être codée par une somme de produit, par un produit
de somme ou un mélange des deux. On peut immédiatement en déduire une structure
de circuits, appelé matrice PLA (Programmable Logic Array). (ou GAL)

exemple : S = A2A1A0 + A2A1A0 + A2A1A0 + A2A1A0

minterme ou terme produit

Matrice ET
Ai
produits des entrées

Matrice OU
Sj
somme des produits

El Mourabit Aimad/ENSAT 2019-2020

= Réseau logique programmable 135
 Chapitre 1 : Conception de systèmes numériques

(Programmable Logic Array)

Chacune des 4 entrées et son complémentaire arrive sur une des 16 portes
ET à 2x4=8 entrées. Afin de simplifier la représentation, les 8 lignes ont
été représentées par une seule, chaque croix représentant une connexion
programmable
El Mourabit (un fusible par exemple).
Aimad/ENSAT 2019-2020
136
 Chapitre 1 : Conception de systèmes numériques

Ce type de structure est utilisé dans certains circuits ASIC (Application Spécific Integrated
Circuit) et demande une densité d'intégration importante :
En effet pour n variables en entrées, il faut 2n fonctions ET à 2n entrées
et au moins un OU à 2n entrées (il y a en effet 2n combinaisons possibles, chaque
combinaison dépendant de l'entrée et de son complémentaire).

On peut : se contenter d'une matrice ET programmable et d'une matrice OU

figée. De même, il est peu probable d'utiliser tous les termes produits et on peut
alors limiter le nombre d'entrées de la fonction OU

El Mourabit Aimad/ENSAT 2019-2020

137
 Chapitre 1 : Conception de systèmes numériques

Une ROM (Mémoire à lecture seulement) est un opérateur combinatoire. Le nombre

de bits en sortie correspond au nombre de fonctions logiques différentes implantées.
Le nombre de bits d’adresse correspond au nombre de variables des fonctions
logiques.

La structure de la ROM est composée de deux parties :

- un décodeur (générateur complet de mintermes),
- un OU+ logique des mintermes pour lesquels la fonction prend la valeur1.

Décodeur f1
ROM OU
f2

a
El Mourabit Aimad/ENSAT 2019-2020
b 138
 Chapitre 1 : Conception de systèmes numériques

Les mémoires ROM (Read Only Memory) peuvent être considérées comme des PLA
dont l'étage ET génère tous les monômes canoniques des variables d'entrée, c'est-à-dire
est en fait un décodeur. L'étage OU permet de sélectionner les monômes canoniques
dont on veut faire la somme.

réalisation de f et g à l'aide d'une ROM 3

entrées, 2 sorties
El Mourabit Aimad/ENSAT 2019-2020
139
 Chapitre 1 : Conception de systèmes numériques

mémoire 16 mots de 2 bits => 2 fonctions logiques de 4 entrées

A0
A1
matrice
A2
ET
A3
figée
adresse=entrées

matrice S0
OU
programmable
S1

El Mourabit Aimad/ENSAT 2019-2020

140
 Chapitre 1 : Conception de systèmes numériques

Programmable Array Logic

A
B
matrice
C
ET
D programmable

S0
matrice
S1
OU
S2
figée
S3
liaison non programmable
liaison programmable
somme de produits = Macrocellule
PLD : 4 fonctions de 12 mintermes (max) de 3 variables
Au déparet #70-85 : programmation « à la main » (fichier de fusibles)

El Mourabit Aimad/ENSAT 2019-2020

141
 Chapitre 1 : Conception de systèmes numériques

El Mourabit Aimad/ENSAT 2019-2020

142
 Chapitre 1 : Conception de systèmes numériques

Avec la table de vérité, on réalise F avec une PROM. Dans notre exemple, il faut
connecter a2a1a0 sur les adresses de la mémoire et charger les 8 bits aux adresses 0 à 7.

El Mourabit Aimad/ENSAT 2019-2020

143
 Chapitre 1 : Conception de systèmes numériques

Partie 2 : Modélisation des systèmes séquentiels Synchrones

144
 Chapitre 1 : Conception de systèmes numériques

Synchrone Vs Asynchrone

1. Fiabilité : un moyen de négliger les

aléas 1. Fréquence plus élevée
2. Fréquence définie 2. Consommation plus faible
3. Portabilité d’une techno à une autre

El Mourabit Aimad/ENSAT 2019-2020

145
 Chapitre 1 : Conception de systèmes numériques

Modélisation des systèmes séquentiels

Le cahier des charges est souvent textuel .C'est la première étape de la conception
d'un système. Afin d'analyser et de valider le cahier des charges, on le traduira en un
formalisme qui ne permet aucune erreur d’interprétation. On parlera de modélisation.
Les modèles obtenus pourront être utilisés aussi pour la synthèse :

(élaboration matérielle de la commande) :

- Graphe des états ou graphe de fluence

- Table des états
- graphe d'événement
- GRAFCET
- Réseaux de Petri

146
 Chapitre 1 : Conception de systèmes numériques

Les systèmes séquentiels peuvent être différenciés en fonction de leur mode de

fonctionnement qui peut être synchrone ou asynchrone :
1- mode synchrone : les éléments de mémorisation sont des bascules. Les
modifications d'état du système ne peuvent donc intervenir qu'à des instants très
précis déterminés par des signaux d'horloge.
2- mode asynchrone : la fonction de mémorisation est réalisée par de simples
boucles de rétro

147
 Chapitre 1 : Conception de systèmes numériques

Un circuit séquentiel contient r éléments de mémoire élémentaire q1, q2, ..., qr,

le vecteur Q=(q1, q2, ..., qr) caractérisant l'état interne du circuit séquentiel.

Les vecteurs Ei (Entrées), Si (Sorties), Qi (Etat) évoluent à des instants déterminés

(phases)

On peut discrétiser le temps en notant n l'instant présent et n+1 l'instant suivant.

Le fonctionnement d'un système séquentiel peut alors être exprimé par des équations
récurrentes et un état initial par le modèle général de Mealy :

Qi(n+1) = F {Ei(n) , Qi (n)}

Si (n) = G {Ei(n) , Qi (n)}

148
 Chapitre 1 : Conception de systèmes numériques

Machine de Mealy

Qi(n+1) = F {Ei(n) , Qi (n)}

Si (n) = G {Ei(n) , Qi (n)}

Machine de Moore

Un cas particulier concerne les systèmes dont

la sortie ne dépend que de l'état interne
(Modèle de Moore).
Qi (n+1) = F {Ei (n) , Qi (n)}
Si (n) = G {Qi (n)}

149
 Chapitre 1 : Conception de systèmes numériques

Méthode de synthèse d'Huffman-Mealy

1 : Modélisation du cahier des charges

- Graphe d'état
- Table d'état
2 : Minimisation du nombre d'états
- Règles de minimisation
-Détermination du nombre de bascules minimum
3 : Codage
- Codage des états
- Codage des entrées de bascules
4 : Synthèse
- Synthèse des entrées de bascules et des sorties de la machine
- Implantation technologique (mapping)

150
 Chapitre 1 : Conception de systèmes numériques

Modélisation du cahier des charges

Le cahier des charges d'un système est généralement donné en langage courant.
Exemple : Concevoir un système détectant la séquence 010 sur son entrée

Pour faire la synthèse d'un tel cahier des charges, la première étape est de le modéliser.

151
 Chapitre 1 : Conception de systèmes numériques

Graphe d’état
Le modèle généralement utilisé pour représenter le cahier des charges d'un système est un graphe
appelé graphe d'état ou graphe de fluence. Les nœuds de ce graphe représentent les états, un nom
symbolique étant affecté à chacun des états. Les arcs du graphe sont orientés. Ils représentent les
possibilités de passage entre états. Ces changements d’états se font sur un front d’horloge en
fonction des valeurs d’entrée. La structure générale du graphe représentant l'évolution des états
d’une machine ayant une entrée E est représentée sur la

Les caractéristiques de ces graphes sont les suivantes :

- Chaque état (Qi) est représenté par un cercle,
- A chaque état est associé un nom symbolique
- Le passage d'un état à un autre se fait au coup d'horloge,
- L'état atteint dépend de l'état de départ et de la valeur des
d'entrées (Ei),
- De chaque état part au plus 2n arcs, n étant le nombre
d'entrées (Ei),
- Ce graphe est connexe.

152
 Chapitre 1 : Conception de systèmes numériques

Si l'on considère la sortie,

dans une machine de Moore : les sorties ne dépendent que des états et par
conséquent peuvent être consignées à l'intérieur des cercles.

Dans une machine de Mealy : les sorties dépendent des états mais également des
entrées. Ces sorties sont consignées sur les arcs du graphe.

153
 Chapitre 1 : Conception de systèmes numériques

Table d’état

 C’est une forme qui est plus facile à manipuler qu'une représentation sous forme de
graphe.

 Elle est directement déductible du graphe d'état.

154
 Chapitre 1 : Conception de systèmes numériques

Minimisation du nombre d'états

Le nombre d'états de la machine influe directement sur le nombre de bascules

nécessaires pour réaliser ce système.
le nombre d'états utilisés pour représenter le cahier des charges, que ce soit sur le
graphe d'état ou sur la table d'état, n'est pas nécessairement minimum.

Règles de minimisation
-Règle R1 : Deux états sont équivalents si pour chaque combinaison d'entrée, ils ont
mêmes sorties et mêmes états suivants.

- Règle R2 : Les états sont regroupés en différentes classes selon les valeurs de sorties
associées. Deux états ayant mêmes sorties (pour chaque combinaison d'entrée) sont dans la
même classe. Les états appartenant à une même classe sont équivalents s'il ne peuvent être
séparés. les états appartenant à une même classe doivent être séparés si les états suivants
associés à chacun d'eux sont dans des classes différentes.

155
 Chapitre 1 : Conception de systèmes numériques

R1 : A et D ont mêmes sorties et mêmes états suivants, ils sont donc équivalents.
L'état D peut par exemple, être éliminé. En renommant les états suivants en
conséquence, c'est à dire en remplaçant D par A, la table d'état devient :

Au sens de la règle R1 il n'y a pas d'autres états équivalents.

R2 : les états peuvent être regroupés en deux classes (classe 1 et classe 2).
 (1) (2) Classes
 ( A , B ) (C) Etats
 BA BC Etats suivants
 11 12 Classes des états suivants

Les états A et B doivent être séparés. Il y a maintenant qu'un seul état par classe. Il n'y
a donc plus d'états équivalents.
Cette machine peut être réalisée avec 3 états.
156
 Chapitre 1 : Conception de systèmes numériques

Détermination du nombre de bascules minimum

Le nombre minimum d'états "q" étant déterminé, on peut en déduire le nombre

minimum "n" de variables d'état et par conséquent de bascules nécessaires au
codage de ces états à partir de la double inéquation suivante :

2n-1 < q < 2n

Exemple :
Pour la machine de Mealy précédente, le nombre minimum d’état étant de 3, le
nombre de variables d’état nécessaire au codage de ces états est 2.

Deux bascules sont donc nécessaires pour réaliser ces systèmes.

157
 Chapitre 1 : Conception de systèmes numériques

Codage des états

Chaque état peut être codé par une combinaison de ces n variables d'état.
Chaque état doit avoir un code, différent des autres mais le codage des états peut être
quelconque.
Le codage influence la structure de la future machine et peut donc influencer sa complexité.

L'optimisation de la machine résultante passe donc par un choix judicieux du codage des états.

Exemple : Nous appellerons les variables d'état (sorties des 2 bascules) de la machine
détectant Q1 et Q2.

La machine de Mealy correspondant à la table d'état :

158
 Chapitre 1 : Conception de systèmes numériques

Codage des entrées de bascules

Pour chaque bascule i nous connaissons l'état suivant Qi(n+1) (après le coup d'horloge) en fonction
de l'état présent Qi(n) et des entrées. Pour réaliser ce système il reste à déterminer les entrées de
chaque bascule.
Avec des bascules D, les entrées Di peuvent être déterminée directement à partir de la relation :
Di(n) = Qi(n+1)

Exemple : Reprenons la machine de Mealy précédente. Les entrées D1 et D2 des

bascules Q1 et Q2 sont :

159
 Chapitre 1 : Conception de systèmes numériques

Synthèse
Synthèse des entrées de bascules et des sorties de la machine
Sur la table précédente on dispose des sortie et entrées de bascules exprimées en fonction des
entrées et des variables d'état (sorties des bascules). Il suffit donc maintenant d'exprimer les
fonction logiques relatives aux sorties et entrées de bascules.

Exemple : Reprenons la machine de Mealy précédente et déterminons les équations de la sortie

S et des entrée de bascules D1 et D2

D1? D2? S?

160
 Moore ou Mealy

Remarque : s'il est toujours possible de passer du graphe représentant une machine de
Moore à un graphe représentant la même machine en Mealy, l'exemple précédent montre
que l'inverse n'est pas toujours possible.

une machine de Mealy peut comporter moins d'état qu'une machine de Moore.
Le nombre d'états nécessaire à la réalisation d'une machine de Mealy pouvant être inférieur à celui
nécessaire à la réalisation d'une machine de Moore, le nombre de bascules peut l'être également. D'où
l'avantage qu'il peut y avoir à réaliser une machine de Mealy plutôt qu'une machine de Moore.

les machines de Mealy peuvent avoir des inconvénients : liés au fait que les sorties dépendent directement
des entrées :
En effet, lors du passage d'un état à un autre, les entrées ne doivent pas varier. Il se produit donc un
instant entre le changement d'état et le changement d'entrée ou le système se trouve dans le nouvel état
mais en présence de l'entrée ayant conduit à cet état, c'est à dire de l'entrée précédente.

Puisqu'en machine Mealy, les sorties dépendent directement de l'état et des entrées, elles peuvent donc
être soumise à des commutations parasites.

161
 Synthèse des FSM : Quels codage et bascule utiliser ?

Remarques:
1- Les bascules autres que les bascules D, telles que les bascules JK ou T.
2- Lorsque plusieurs types ont des coûts égaux, on choisit par ordre de
préférence les bascules D, les bascules T et finalement les bascules JK.

Quel est le meilleur codage pour les états ?

Influence du codage des états sur la synthèse de la FSM
1. Le codage de Gray
2. Le codage adjacent
3. Le codage « one-hot »
4. Le codage aléatoire

162
 Comment vérifier une FSM ?

Le graphe doit être conforme au cahier de charge et doit reprendre le

comportement global du système !! Comme toute bonne spécification il doit
vérifier deux propriétés fondamentales :

D’un état au max 2n départs d’arcs

Le graphe doit être connexe
Il doit être complet ou non ambigu
Il doit être non contradictoire

El Mourabit Aimad/ENSAT 2014-2015

163
 FSM sans ambiguïté ni contradiction

1- Le comportement est toujours défini : à chaque front montant d’horloge, quel que soit l’état
dans lequel se trouve la machine et quelles que soient les valeurs des entrées, on doit
connaître l’état suivant. L’une des conditions associées aux transitions partant d’un état
quelconque du graphe doit donc toujours être vraie. On peut traduire cette propriété sous forme
d’équation booléenne en écrivant que le ou logique de toutes les conditions associées au
transitions partant d’un état quelconque est toujours vrai :
soient C1, C2, ..., Ci, ..., Cn ces conditions, alors

2- A tout front montant d’horloge une seule transition est possible. Si plus d’une
transition a sa condition associée vraie, le graphe est contradictoire (deux actions
incompatibles sont simultanément possibles). Le respect de cette règle est plus
difficile à vérifier : le OU logique de tous les ET logiques de deux conditions associées
aux transitions partant d’un état quelconque est toujours faux :

El Mourabit Aimad/ENSAT 2014-2015

164
 Comment vérifier une FSM ?

 Ces méthodes de vérification ne sont pas suffisantes pour garantir un système

sans erreur de fonctionnement

Il n’existe pas d’outils de vérification ou de formules logiques permettant de le

faire. Vous pouvez par exemple parcourir le graphe état par état et, pour chacun
d’eux, comparer la partie de spécification qui le concerne avec les conditions
associées aux transitions sortantes. Toute méthode est bonne si elle permet d’éviter
des erreurs à ce stade du travail de conception.

El Mourabit Aimad/ENSAT 2014-2015

165
 Reset d’une FSM ?

Le reset synchrone: Signal comme entrée supplémentaire de La FSM l’état

futur que calcule P1 est l’état initial. Au front montant d’horloge suivant la
machine passe donc dans cet état.

Le reset asynchrone: On utilise les entrées Set et Reset des bascules D pour forcer
l’état initial. Solution plus simple, elle ne modifie pas les entrées de la FSM. Elle est
donc plus optimale en taille et permet des vitesses de fonctionnement plus élevées.

El Mourabit Aimad/ENSAT 2014-2015

166
 Caractéristiques temporelles des circuits
séquentiels synchrones

El Mourabit Aimad/ENSAT 2014-2015

167
 Chapitre 1 : Conception de systèmes numériques

Les signaux à action synchrone.

* L'entrée D de la bascule est recopiée sur les sorties Q et !Q après un temps de

propagation tPLH ou tPHL

* La donnée doit être présente sur l’entrée D un temps tSU (setup time) avant le
front actif et être maintenue un temps tH (hold time) après ce front.

* L’impulsion active de l’horloge (ici l’impulsion positive) doit avoir une durée
minimale tW (width time)

El Mourabit Aimad/ENSAT 2014-2015

168
 Chapitre 1 : Conception de systèmes numériques

les signaux à action asynchrone.

Les signaux de mise à 0 CD (reset ou clear) et de mise à 1 SD (set) ont une

action immédiate. Ils ne sont pas synchronisés sur le front actif de l’horloge.
Ces signaux sont actifs sur un niveau (ici le niveau 0). Tant que le niveau
actif est maintenu, l'effet de la commande persiste. Le niveau actif de
l’impulsion doit avoir une durée minimale tW.

un exemple de chronogramme pour le signal clear. Les temps de transitions

ne sont pas représentés.

El Mourabit Aimad/ENSAT 2014-2015

169
 L’analyse de timing primaire :

Les circuits numériques sont constitués par des logiques combinatoires séparées par des Flip-Flops.
La propagation des données dans le circuit est contrôlée par les fronts d’horloge. Il faut faire une analyse de timing
pour estimer les délais des différents signaux lors de leur propagation entre Flip-Flops et s’assurer que les contraintes
de timing sont respectées.
On dit qu’on a une violation de timing si le temps de setup, de hold, de removal et de recovery ne sont pas respectés.

Clk

Data

Setup Hold

Figure: Temps de Setup et temps de Hold

Le temps de Setup : Clk

la donnée doit conserver sa valeur avant l’arrivée du front d’horloge
Reset
Le temps de Hold :
la donnée doit maintenir sa valeur après l’arrivée du front d’horloge Recovery Removal

Figure: Temps de removal et temps de recovery.

Le temps de removal et le temps de recovery :

C’est l’intervalle de temps dans lequel le signal
« reset » doit arriver pour ne pas coïncider
d’horloge 170
 Chapitre 1 : Conception de systèmes numériques

Fréquence maximale d’horloge d’une bascule D

la fréquence maximale de fonctionnement fMAX. Ce paramètre est mesuré, dans le

cas d’une bascule D, grâce au montage suivant :

El Mourabit Aimad/ENSAT 2014-2015

171
 Chapitre 1 : Conception de systèmes numériques

Pour que le montage fonctionne correctement :

• TH < min(tPHL, tPLH). elle est toujours vérifiée car on

s’arrange pour que le temps de maintien de la bascule
soit nul en fabrication. Cette relation n’intervient pas
dans le calcul de la fréquence maximale du circuit.

• TSU < TCK - max(tPHL, tPLH). la donnée D doit être

présente tSU avant le front montant de l’horloge. Or la
donnée D est égale à la sortie !Q qui apparaît un temps
tPHL ou tPLH après le front montant de l’horloge.

La période de l’horloge :
TCK > TSU + max(tPHL, tPLH)

d’où La fréquence maximale de fonctionnement

El Mourabit Aimad/ENSAT 2014-2015

172
 Chapitre 1 : Conception de systèmes numériques

Chemin de propagation dans un circuit séquentiel synchrone : chemin le plus long

Pendant une période T de l’horloge, il faut prendre en compte :

• les temps de propagation de l’élément de mémorisation A (bascule) et de la logique
combinatoire,
• le temps de maintien de l’entrée de A, EA, après le premier front actif de l’horloge,
• le temps de prépositionnement de l’entrée EB du second élément de mémorisation B,
avant le front actif suivant de l’horloge.
 chemin de propagation dans un circuit séquentiel synchrone : chemin le plus long

En pratique, les différents temps de propagation d’une bascule sont toujours supérieurs
au temps de maintien, quelle que soit la charge de la bascule. La période T du signal
d’horloge doit donc vérifier pour tous les chemins de propagation la relation suivante :

Le chemin critique est le chemin de propagation « le plus long » du circuit, c’est-à-

dire celui qui impose la contrainte la plus forte sur T.
 Chapitre 1 : Conception de systèmes numériques

Calcul de la fréquence maximale d’horloge dans le cas général

El Mourabit Aimad/ENSAT 2014-2015

175
 Chapitre 1 : Conception de systèmes numériques

Métastabilité

Que se passe-t-il si le montage ne respecte pas le temps de setup,

un problème très courant que l’on peut rencontrer dans deux cas :

1. Dépassement de la fréquence maximale du montage. Il s’agit là d’une erreur d’utilisation du

composant.

2. Entrées asynchrones. A partir du moment où le montage lit une donnée extérieure avec une
bascule D, il y aura forcément une violation du temps de setup à un moment ou à un autre.

Par exemple, dans le cas d’un bouton poussoir actionné par un opérateur humain
ou bien un capteur qui indique un dépassement de trop plein
ou encore d’une liaison série (RS-232) venant d’un ordinateur.
comment un être humain pourrait être synchronisé avec l’horloge du montage ?

El Mourabit Aimad/ENSAT 2014-2015

176
 Chapitre 1 : Conception de systèmes numériques

•Le phénomène de métastabilité intervient quand la bascule hésite à changer d’état parce que la donnée n’est
pas stable tsu avant le front actif de l’horloge.

•Elle se place alors dans un état intermédiaire entre le 0 et le 1, l’état « métastable ».

• En pratique, cela se traduit par un allongement du temps de propagation clock to Q de la bascule ;

•plus la violation du temps de setup est importante et plus le temps de propagation augmente.

• Bien sur, si la violation est trop importante le changement en sortie n’a pas lieu.

• Une méthode simple et efficace consiste à effectuer une double (voir triple) synchronisation des entrées
asynchrones d’un montage.

El Mourabit Aimad/ENSAT 2014-2015

177