100% ont trouvé ce document utile (1 vote)
65 vues4 pages

Interface Parallèle PIA 6821: Centre Sectoriel de Formation en Electronique Sakiet Ezzit Formateur:Maâloul Tarak

Transféré par

nizar ben hamad
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
100% ont trouvé ce document utile (1 vote)
65 vues4 pages

Interface Parallèle PIA 6821: Centre Sectoriel de Formation en Electronique Sakiet Ezzit Formateur:Maâloul Tarak

Transféré par

nizar ben hamad
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

CSFE 17/05/2024

Interface parallèle
PIA 6821

PIA 6821
• PIA (Peripherical Interface Adapter)
• C’est un moyen d’interface des appareils
périphériques avec un microprocesseur du type
680X.
• Le PIA communique avec le µp par l’intermédiaire
du bus de données 8 bits, le bus d’adresse
5lignes, le bus de contrôle 5lignes
• Les dialogues du PIA avec les périphériques sont
assurés par deux bus de 8 bits bidirectionnel

Centre Sectoriel de Formation en Electronique Sakiet Ezzit


Formateur :Maâloul Tarak

1
CSFE 17/05/2024

PIA 6821
• Le PIA est un circuit devisé en deux parties A
et B indépendantes, chacune des parties
possède un port de 8 bidirectionnel, deux
lignes de lignes de contrôle avec le
périphérique et 3 registres internes à lecture
et à écriture

Centre Sectoriel de Formation en Electronique Sakiet Ezzit


Formateur :Maâloul Tarak

PIA 6821
• Bus de données (D0 à D7) : 8 lignes bidirectionnelles directement
reliées au bus du 6809. Elles assurent l’échange des données entre
le microprocesseur et le PIA. Si elles ne sont pas utilisées, ces
lignes sont à l’état haute impédance.
• Bus d’adresses :
 CS0, CS1, /CS2 (Chip Select) : Sélectionnent le boîtier PIA (CS0CS1/CS2
= 110)
 RS0, RS1 (Register Select) : Sélectionnent les registres internes (4 octets
mémoire).
• Bus de contrôle :
 E : Signal d’activation des échanges
 /RESET : Initialisation du PIA. Les registres internes sont mis à zéro.
 R/W : Lecture - Ecriture
 IRQA, IRQB : Lignes d’interruptions
• Lignes de transfert : PA0 à PA7, PB0 à PB7 : Ces 16 broches (2 x 8)
permettent de transmettre ou recevoir un mot de 8 bits. Suivant la
programmation du DDRA/DDRB, elles seront utilisées en entrée ou
en sortie. Centre Sectoriel de Formation en Electronique Sakiet Ezzit
Formateur :Maâloul Tarak

2
CSFE 17/05/2024

organisation interne du PIA


Le PIA est formé de deux parties A et B chaque partie comporte
3 registres internes
• CRA ou CRB (registres de contrôles A ou B) : c’est un registre
de 8 bits qui contient les paramètres de fonctionnement ( 6
bits) accessible en lecture et en écriture et un indicateur
d’etât accessible à lecture seule
7 6 5 4 3 2 1 0

Indicateur Paramètres de fonctionnement


d’état

• DDRA,DDRB :( registre de direction de données) : le rôle de


ces registres 8 bits est de déterminer le sens de travail(
entrée, sortie)
• ORA,ORB : (registre de sortie de données) :c’est un registre
qui contient les informations à admettre vers l’exterieur
Centre Sectoriel de Formation en Electronique Sakiet Ezzit
Formateur :Maâloul Tarak

organisation externe du PIA


Liaison du PIA avec le µp
Bus d’adresse 5 lignes
CS0,CS1,/CS2=110 permettent de sélectionner le boitier du PIA
RS1 RS0
ORA/DDRA<= 0 0 - Si CRA2 =1 =>ORA
Sélection de A
CRA2 <= 0 1 - Si CRA2=0 =>DDRA
ORB/DDRB<= 1 0 - Si CRB2 =1 =>ORB
Sélection de B
CRB2 <= 1 1 - Si CRB2=0 =>DDRB

RS0,RS1 : 2 lignes de sélection des registres internes du PIA( 6


registres) RS1 RS0
0 0
0 1
4 emplacements mémoires
1 0
( 4@ pour PIA)
1 1
Centre Sectoriel de Formation en Electronique Sakiet Ezzit
Formateur :Maâloul Tarak

3
CSFE 17/05/2024

Registre Adresse du
RS1 RS0 CRA2 CRB2
sélectionné registre
0 0 0 x DDRA @
0 0 1 x ORA @
0 1 x x CRA @+1
1 0 x 0 DDRB @+2
1 0 X 1 ORB @+2
1 1 x x CRB @+3

– Epx :
PIA $8005 DDRA/ORA => $8005
$8006 CRA => $8006
$8007 DDRB/ORB => $8007
$8008 CRB => $8008

Centre Sectoriel de Formation en Electronique Sakiet Ezzit


Formateur :Maâloul Tarak

DDRA => 00000000 => port A est en entrée (réception)


DDRA => 11111111 => port A est en sortie (transmission)
On peut configurer chaque broche toute seul donc le DDRA :
1 1 1 0 0 1 1 0
|
PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0
Transmission

Transmission

Transmission

Réception

Réception

Transmission

Transmission

Réception

Exp : Si le port A est utilisé pour affichage (sortie) alors on doit mettre DDRA = $FF
- Et pour accéder au DDRA il faut CR2= « 0 »
- Et pour accéder au ORA il faut CR2= « 1 »
LDA #$00 CRA =$00 pour accéder au DDRA
du

STA $8001
DDRA=$FF (Sortie)
Initialisation

LDA #$FF
STA $8000
LDA #$FF
CRA = $FF pour accéder au ORA
PIA

STA $8001
Centre Sectoriel de Formation en Electronique Sakiet Ezzit
Formateur :Maâloul Tarak

Vous aimerez peut-être aussi