Plan du cours
Introduction
Microprocesseurs et assembleur Caractéristiques d’une mémoire
Types de mémoires à semi conducteurs
Hiérarchie des mémoires
Chapitre 2 : Mémoires Mémoire centrale
Manel Abdelhedi
A.U : 2023-2024 2 Chapitre 2 : Mémoires IA1
Introduction
Introduction Définition de la mémoire
Il est possible de mémoriser une information sur 1 seul bit La mémoire est un dispositif qui assure :
l’enregistrement d’une information,
avec une bascule.
la conservation,
Une information sur n bits est mémorisée avec un registre. et de la restitution .
Exemples de mémoire : mémoire centrale, disque dur, flash
Pour mémoriser les informations de taille importante disque,...
mémoire . La mémoire peut se trouver dans le processeur ( des registres),
en interne (mémoire centrale) ou bien en externe (mémoire
secondaire ).
3 Chapitre 2 : Mémoires IA1 4 Chapitre 2 : Mémoires IA1
Introduction
Classification des mémoires Plan du cours
Les mémoires se classent en trois catégories selon la Introduction
technologie :
Caractéristiques d’une mémoire
Mémoire à semi-conducteur (ROM, RAM,…..) : rapide mais de petite
Types de mémoires à semi conducteurs
taille.
Mémoire magnétique ( disque dur, disquette,…) : moins rapide mais Hiérarchie des mémoires
stocke un volume d’informations très grand.
Mémoire centrale
Mémoire optique ( DVD, CD-ROM,…).
5 Chapitre 2 : Mémoires IA1 6 Chapitre 2 : Mémoires IA1
Caractéristiques d’une mémoire Caractéristiques d’une mémoire
Capacité d’une mémoire Temps d’accès
La capacité d’une mémoire représente le nombre C’est le temps qui sépare le lancement d’une opération et son
d’informations enregistrable dans cette mémoire. accomplissement.
La capacité s’exprimer en : Par exemple pour l’opération de lecture, le temps d’accès est
le temps qui sépare la demande de la lecture et la
Bit : C’est l’élément de base pour la représentation de
l’information disponibilité de l’information.
Octet : 1 Octet = 8 bits
kilo-octet : 1 KO =1024 octets = 210 octets Le temps d’accès est un critère important pour déterminer les
Méga-octet : 1 MO = 1024 KO = 220 octets
performances d’une mémoire ainsi que les performances d’un
Giga-octet : 1 GO =1024 MO = 230 octets
Téra-octet : 1To = 1024 Go =240 octets ordinateur.
7 Chapitre 2 : Mémoires IA1 8 Chapitre 2 : Mémoires IA1
Caractéristiques d’une mémoire Caractéristiques d’une mémoire
Temps de cycle, Débit Volatilité
Le temps de cycle est l’intervalle minimum qui s’écoule La volatilité décrit la permanence des informations dans
entre deux demandes successives de lecture ou d’écriture. la mémoire.
Le débit représente le nombre d’informations lues ou Si l’information stockée est modifiée par un défaut
écrites par seconde. d’alimentation électrique alors elle est volatile sinon, elle
est non volatile.
9 Chapitre 2 : Mémoires IA1 10 Chapitre 2 : Mémoires IA1
Plan du cours Types de mémoires à semi conducteurs
Introduction Deux grandes familles :
Mémoires mortes : ROM (Read Only Memory) non
Caractéristiques d’une mémoire volatiles
Leur contenu est fixe (ou presque).
Types de mémoires à semi conducteurs Conservé en permanence.
Mémoires vives : RAM (Random Access Memory ) volatiles
Hiérarchie des mémoires
Leur contenu est modifiable.
Perte des informations en cas de coupure d’alimentation.
Mémoire centrale
11 Chapitre 2 : Mémoires IA1 12 Chapitre 2 : Mémoires IA1
Types de mémoires à semi conducteurs Types de mémoires à semi conducteurs
Les mémoires mortes ROM Les mémoires vives RAM
ROM : l’utilisateur ne peut ni modifié, ni effacé le contenu de Deux familles de RAM:
la mémoire programmée par le fabricant. Les RAM statiques : SRAM (Static RAM)
Premier type de mémoire morte, on a gardé son nom pour toute Le bit mémoire se compose d’une bascule.
cette famille. Chaque bascule se forme de 4 à 6 transistors
PROM (Programmable ROM) : l’utilisateur peut programmer
une seule fois la mémoire.
EPROM (Erasable Programmable ROM) : mémoire
reprogrammable via des ultra-violets.
EEPROM (Electically EPROM) : mémoire reprogrammable
électriquement.
La mémoire flash est basée sur le principe de EEPROM.
13 Chapitre 2 : Mémoires IA1 14 Chapitre 2 : Mémoires IA1
Types de mémoires à semi conducteurs Types de mémoires à semi conducteurs
Les mémoires vives RAM Les mémoires vives RAM
Les DRAM permettent une grande densité d’intégration
Deux familles de RAM: (une cellule mémoire occupe 4 fois moins de transistors que
Les RAM dynamiques : DRAM (Dynamic RAM) celle d’une SRAM).
L’information est mémorisée sous la forme d’une charge électrique Peu coûteuse.
stockée dans un condensateur
Nécessite un rafraîchissement périodique de l’information à
cause du décharge du condensateur.
Moins rapide que les SRAM.
Les DRAM s’utilisent pour la fabrication de la mémoire
centrale.
Les SRAM sont utilisées pour des mémoires de petite taille
comme les registres.
15 Chapitre 2 : Mémoires IA1 16 Chapitre 2 : Mémoires IA1
Plan du cours Hiérarchie des mémoire
Introduction Dans un ordinateur, plusieurs niveaux de mémoires
Caractéristiques d’une mémoire
Types de mémoires à semi conducteurs
Hiérarchie des mémoires
Mémoire centrale
17 Chapitre 2 : Mémoires IA1 18 Chapitre 2 : Mémoires IA1
Hiérarchie des mémoires Plan du cours
Registres : se trouvent intégrés dans le CPU.
Introduction
Peu nombreux dans un CPU.
Très rapide. Caractéristiques d’une mémoire
Mémoire cache : mémoire intermédiaire entre le processeur et la
mémoire centrale. Types de mémoires à semi conducteurs
Elle contient les informations les plus utilisées par le CPU.
Elle est rapide et de faible capacité Hiérarchie des mémoires
Mémoire centrale : espace de rangement des informations utilisées
par le processeur. Mémoire centrale
Mémoire de masse : est utilisée pour le stockage permanent.
Exemples : disque dur, CD, DVD.
19 Chapitre 2 : Mémoires IA1 20 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Définition Vue logique de la mémoire centrale
La mémoire centrale (MC) ou principale est l’espace de La mémoire centrale peut être vue comme un large vecteur
travail d’un ordinateur. ( tableau) de mots ou octets.
Adresses mot mémoire
Elle permet le rangement des informations utilisées par le Une information sur n bits est
stockée dans un mot mémoire.
processeur.
Un mot mémoire contient plusieurs
Elle est nécessaire dans l’exécution d’un programme.
cellules (cases) mémoire.
Ses caractéristiques influent la performance d’un ordinateur.
Une cellule mémoire stock 1 seul
Mémoire
bit .
21 Chapitre 2 : Mémoires IA1 22 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Vue logique de la mémoire centrale Structure physique de la mémoire centrale
Chaque mot se caractérise par une adresse unique. RA (Registre adresse de la R /W CS
Les adresses sont consécutives. mémoire ) : ce registre stocke
D
La taille de l’adresse ( le nombre de bits ) dépend de la capacité l’adresse du mot à lire ou à E
C
Bus d’adresse R O
de la mémoire. écrire . A
D
E Structure
U interne
R
RM ( Registre Mot ) : stocke E
l’information à lire ou à écrire
dans la mémoire.
RM
Bus de données
23 Chapitre 2 : Mémoires IA1 24 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Structure physique de la mémoire centrale Structure physique de la mémoire centrale
Décodeur : permet de sélectionner un mot mémoire. Une opération de lecture ou d’écriture de la mémoire suit le
R/W : commande de lecture/écriture, cette commande permet de
lire ou d’écrire dans la mémoire ( si R/W =1 alors lecture sinon cycle suivant :
écriture ) Sélectionner l’adresse.
CS (Chip select) : commande en logique négative permet de
Choisir l’opération à effectuer ( R/W ).
sélectionner (activer) le circuit (si CS = 0 le circuit est
sélectionné). Sélectionner la mémoire ( CS = 0 ).
Bus d’adresses de taille k bits.
Lire ou écrire une donnée.
Bus de données de taille n bits.
25 Chapitre 2 : Mémoires IA1 26 Chapitre 2 : Mémoires IA1
Structure physique de la mémoire centrale Structure physique de la mémoire central
Sélection de l’adresse Lecture de la mémoire
Lorsque une adresse est chargée dans le registre RA, Pour lire une information en mémoire centrale il faut effectuer
le décodeur va recevoir la même information que celle du RA.
A la sortie du décodeur nous allons avoir une seule sortie qui les opérations suivantes :
est active Cette sortie va nous permettre de sélectionner un Charger dans le registre RA l’adresse du mot mémoire à lire.
seul mot mémoire.
Lancer la commande de lecture ( R /W =1).
L’information est disponible dans le registre RM après un certain temps
( temps d’accès).
27 Chapitre 2 : Mémoires IA1 28 Chapitre 2 : Mémoires IA1
Structure physique de la mémoire central Mémoire centrale
Ecriture en mémoire Capacité de la mémoire
Pour écrire une information en mémoire centrale il faut Soit k la taille du bus d’adresses ( taille du registre RA).
effectuer les opérations suivantes : Soit n la taille du bus de données ( taille du registre RM ou la
Charger dans le registre RA l’adresse du mot où se fera l’écriture. taille d’un mot mémoire ).
Placer dans le registre RM l’information à écrire.
On peut exprimer la capacité de la mémoire centrale soit en
Lancer la commande d’écriture ( R /W = 0 ) pour transférer le contenu du
nombre de mots mémoire ou en bits ( octets, kilo-octets,….)
RM dans la mémoire .
La capacité = 2k Mots mémoire
La capacité = 2k * n Bits
29 Chapitre 2 : Mémoires IA1 30 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Capacité de la mémoire Organisation des données
Exemple : La taille minimum d’une information stockée en mémoire est de
1 octet.
Soit dans une mémoire la taille du bus d’adresses k =14 et la Les données de plusieurs octets peuvent être stockées de 2
taille du bus de données n=4. Calculer la capacité de cette manières :
mémoire ? Little endian : l’octet le moins significatif est stocké à la plus
petite adresse de la mémoire.
C=214 mots mémoires de 4 bits o Exemple : Intel x86.
C= 214 * 4 = 8 Ko
Big endian : l’octet le plus significatif est stocké à la plus
petite adresse de la mémoire.
o Exemple : Motorola 68000.
31 Chapitre 2 : Mémoires IA1 32 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Organisation des données Conception des mémoires centrales
Soit CDAB8967h une valeur hexadécimal codée sur 32 bits. Problème : On veut réaliser une mémoire de capacité C, mais
Soit une mémoire organisée en mots de 8 bits, et on veut
sauvegarder cette valeur en mémoire à partir de l’adresse 00h. nous disposons uniquement de boîtiers ( des circuits ) de taille
inférieur ?
m’
Boîtier
Capacité
? Mémoire
C’
m
Capacité C
n’
33 Chapitre 2 : Mémoires IA1 34 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Conception des mémoires centrales Conception des mémoires centrales
Solution Solution
Soit M une mémoire de capacité C , tel que m est le nombre de P : permet de déterminer le nombre de boîtiers M’ nécessaire
mot et n la taille d’un mot. pour obtenir le nombre de mots de la mémoire M ( extension
Soit M’ un boîtier de capacité C’ , tel que m’ le nombre de mot lignes ).
et n’ la taille d’un mot. Q : permet de déterminer le nombre de boîtier M’ nécessaire
On suppose que C > C’ ( m >= m’ , n >=n’) pour obtenir la taille de mot de la mémoire M ( extension mots
ou extension colonnes).
Quel est le nombre de boîtiers M’ nécessaire pour réaliser la
mémoire M ? P.Q donne le nombre totale de boîtiers nécessaire pour réaliser
Pour connaître le nombre de boîtiers nécessaire, il faut calculer la mémoire M.
les deux facteurs suivants :
P =m/m’
Q=n/n’
35 Chapitre 2 : Mémoires IA1 36 Chapitre 2 : Mémoires IA1
Mémoire centrale Mémoire centrale
Conception des mémoires centrales Conception des mémoires centrales
Solution Exemple 1
Pour sélectionner les boîtiers on utilise les bits de poids forts Réaliser une mémoire de 1Ko ( la taille d’un mot est de 8 bits)
d’adresses. Si P est le facteur d’extension lignes alors on prend en utilisant des boîtiers de taille 256 mots de 8 bits ?
k’ bits tel que P=2k’. Solution :
Les autres bits d’adresses restants sont utilisés pour sélectionner (m,n)=(1024,8) taille du bus d’adresses est de 10 bits A90(A9…A0), taille
un mot dans un boîtier. du bus de données est de 8 bits D70(D7….D0)
(m’,n’)=(256,8) taille du bus d’adresses est de 8 bits (A7’…A0’), taille du
bus de données est de 8 bits (D7’….D0’)
Calculer les deux facteurs d’extension lignes et colonnes :
P = m/m’ =1024/256=4 ( extension lignes )
Q = n/n’ = 8/8=1 (extension colonnes)
Le nombre totale de boîtiers P.Q=4
37 Chapitre 2 : Mémoires IA1 38 Chapitre 2 : Mémoires IA1
R/W
Mémoire centrale
CS
D70
Conception des mémoires centrales
D70
8 bits
Exemple 2
On veut réaliser une mémoire de 1Ko ( la taille d’un mot est de
CS
16 bits) en utilisant des boîtiers de taille 512 mots de 4 bits ) ?
A98
Solution :
D70
(m,n) = (512,16) taille du bus d’adresses est de 9 bits (A8…A0),
taille de bus de données est du 16 bits (D15….D0).
CS
(m’,n’) = (512,4) taille du bus d’adresses est de 9 bits
D70
(A8’…A0’), taille de bus de données est du 4 bits
(D3’….D0’).
CS P=512/512=1 ( extension lignes )
Q=16/4=4 (extension colonnes)
A70
8 bits Le nombre totale de boîtiers P.Q=4
D70
39 Chapitre 2 : Mémoires IA1 40 Chapitre 2 : Mémoires IA1
Mémoire centrale
Conception des mémoires centrales
D150
R/W
Exemple 3
On veut réaliser une mémoire de 1Ko ( la taille d’un mot est de
CS CS CS CS
8 bits) en utilisant des boîtiers de taille 256 mots de 4 bits ) ?
Solution :
(m,n)=(1024,8) taille du bus d’adresses est de 10 bits (A9…A0), taille
du bus de données est de 8 bits (D7….D0)
D1512 D118 D74 D30
(m’,n’)=(256,4) taille du bus d’adresses est de 8 bits (A7…A0), taille
du bus de données est de 4 bits (D3….D0)
P=1024/256=4 ( extension lignes )
Q=8/4=2 (extension colonnes)
A80 9 bits Le nombre totale de boîtiers P.Q=8
41 Chapitre 2 : Mémoires IA1 42 Chapitre 2 : Mémoires IA1
R/W
Mémoire centrale
CS CS
D70 Conception des mémoires centrales
D74 D30 8 bits Exercice
CS
CS
Réaliser une mémoire de 12Ko ( la taille d’un mot est de 12
A98
D30
bits) en utilisant des boîtiers de taille 2048 mots (de 4 bits ) ?
D74
CS CS
D74 D30
CS CS
A70
8 bits
D74 D30
43 Chapitre 2 : Mémoires IA1 44 Chapitre 2 : Mémoires IA1
