Circuits logiques
programmables
Circuits logiques programmables
Programmable Logic Device - PLD
Introduction
Types de circuits logiques programmables:
PROM ( programmable read-only memory)
PAL ( programmable array logic)
PLA ( programmable logic array)
Classification d’après les structures de sorties
Combinatoire
Séquentielle
Versatile
Développement d’un circuit PLD
Matrice AND programmable : initialement une porte AND
reçoit toutes les variables d'entrée, vraies et inversées:
la programmation consiste à enlever les variables qui ne sont pas
nécessaires pour un impliquant donné.
Ceci est possible parce que la connexion entre la variable et
l'entrée de la porte se fait par le biais d'un fusible qui peut être
brûlé.
Matrice OR programmable : initialement une porte OR
reçoit plusieurs portes AND, connectées à ses entrées par
le biais des fusibles.
La programmation consiste à brûler les fusibles appartenant aux
impliquants inutiles à la réalisation de la fonction recherchée.
Types de circuits logiques
programmables
Selon le caractère programmable des
matrices AND et OR, il existe :
PROM ( programmable read-only memory)
PAL ( programmable array logic)
PLA ( programmable logic array)
PLA
Les deux matrices sont programmables
PAL
Matrice AND programmable suivie d'une matrice
OR fixe
PROM
La matrice AND est fixe et la matrice OR est
programmable.
C’est une mémoire:
la matrice AND sert de
décodeur d'adresse;
pour chaque valeur d'adresse,
la PROM produit une valeur
qui lui a été programmée
Exemple de programmation
d’une PAL
Paramètres
Exemple
Structure de
base d’un PLD
Sortie trois états
Pour déconnecter électriquement la sortie d’une porte
logique pour l’isoler d’autres sorties attachées au même
noeud électrique.
Principe de la sortie trois états
Principe de PLA
Les ensembles «ET» et «OU»
forment chacun ce qu’on appelle
une matrice.
Les interconnexions de ces
matrices doivent être
programmables =>
Elles sont assurées par des
fusibles qui sont « grillés » lors
de la programmation.
Lorsqu’un PLD est vierge toutes
les connexions sont assurées.
Exemple
Structure de base PLA programmé
Structure générale d’un PAL
sorties (Output)
ou
entrées (Input) entrées/sorties:
(I/O) du type
Trois États
entrée d'horloge
(Clock): Clk ou Clock
entrée de remise
à zéro des
registres: Reset
entrée de validation
des sorties trois états:
OE (Output Enable) ou Enable
Classification d’après les
structures de sortie
Trois types de structures de base :
Combinatoire
Séquentielle
Versatile
Circuits PAL combinatoires
Trois types:
H (High) Porte ET suivit d'une Porte
OU. Sortie active à l'état haut.
L (Low) Porte ET suivit d'une Porte
NON OU. Sortie active à l'état bas.
C (Combinée) programmable en type
H ou L (trois états).
Circuits PAL séquentiels
(à registres)
Trois types:
R (Register): Registre.
X (Register Or Exclusif): Ou Exclusif et
Registre.
RA (Register Asynchron): Registre
asynchrone.
Circuits PAL R
Registre
Ces circuits sont composés de bascules D.
Les sorties des bascules sont de type trois états contrôlées
par un signal de validation Enable ou OE, et une horloge
est commune à toutes les bascules (Clock).
Circuits PAL X
Ou Exclusif et Registre
Circuits PAL RA
Registre asynchrone
Circuits PAL
Registre asynchrone
Structures de sorties
beaucoup plus évoluées
Elles peuvent prendre
quatre configurations
suivant les valeurs de AP
et AR.
Circuits PAL versatiles
Les structures de sorties proposent quatre configurations
possibles suivant les valeurs de S0 et S1.
S1 S0 Configuration des sorties
0 0 Registre, actif bas
0 1 Registre, actif haut
1 0 Combinatoire, actif bas
1 1 Combinatoire, actif haut
Circuits PAL versatiles
Développement d’un circuit
PLD
Développement d’un circuit PLD
