Cours Circuits programmables ELN2

TD N°1 : Les Circuits Logiques Programmables

1. Les circuits logiques programmables : Faisons le point

Il y a quelques années la réalisation d’un montage en électronique numérique impliquait l’utilisation d’un
nombre…………………………………………………………………………………………………………………………………………………………….
Ceci avait pour conséquences un prix de revient élevé, une mise en œuvre complexe et un circuit
imprimé de taille importante.
Le développement des mémoires utilisées en informatique fut à l’origine des premiers circuits logiques
programmables (PLD : …………………………………………………………………………………………………………………………….).
Les circuits logiques programmables sont …………………………………………………………………………………………………..
Le câblage est …………………………………………………………………………………………………...............................................
Certains PLD ne permettent pas la relecture de la fonction logique programmée, c’est pratique lorsque
le ………… ……………………………………………..…………………………………………………………………………………………………………. .
Ces circuits disposent d’un certain nombre de broches d’entrées et de sorties. L’utilisateur associe ces
broches …………………………………………………………... (plus ou moins complexes) qu’il programme dans le
circuit.
Sa mise en œuvre se fait très facilement à l’aide …………………………………………………. …………….………….. et d’un
logiciel adapté.
Pour des moyennes séries, les composants programmables sont en général préférés …………….………….
Les PLD peuvent être programmés par l’utilisateur (bureau d’étude, chaîne d’assemblage) alors que les
ASIC qui sont ……………………………………………………………………………………………………………………..… (ils ne peuvent
être que simulés par le bureau d’étude) sont réservés à des productions de très grande série ne serait-
ce qu’en raison de leur coût de développement élevé.

Le terme PLD regroupe 4 familles de composants :

PLD

1/12
Cours Circuits programmables ELN2

1.1 Les PAL

Ce sont les circuits logiques ………………………………………………………………………………………….…... Les PAL sont

programmés par …………………………………………………………………………. Ils ne sont donc
…………………………………………………………………………………..., ce qui peut être gênant en phase de développement.
Un PAL permet de remplacer jusqu’à ……………………………………………………………………………………………..

Principe d’un PAL

Ce PAL simplifié comporte 2 entrées I1

et I2 et une sortie O. Huit fusibles (F1 à
F8) permettent de réaliser diverses
fonctions logiques. La programmation
va consister à faire sauter les fusibles
nécessaires afin de réaliser la
fonction voulue. . La fusion des fusibles
est obtenue en appliquant à leurs
bornes une tension de 11,5 V pendant 10
à 50 µS (leur tension de
fonctionnement est environ de 5V).

Fusible intact
Convention de représentation :
La représentation simplifiée ne montre pas tous les fusibles, les entrées de la porte ET sont regroupées
sur une seule ligne. ……………. …………………………………………….

1.1.1 Exemple de programmation d’un PAL

2/12
Cours Circuits programmables ELN2

1.1.2 Structure d’un PAL à 4 entrées et 4 sorties

1.1.3 Les différents types d’entrées / sorties

On distingue 3 principes utilisés pour les sorties. Selon le modèle, un ou plusieurs types de sorties
peuvent être utilisés sur un même PAL.

 Entrées / ……………………………………… :
Ces sorties 3 états sont rebouclées vers la matrice de fusibles. Une sortie …………………………………
……………………………..…. intermédiaire. En mode haute impédance (la sortie étant inhibée), on peut utiliser
une broche de sortie comme étant une entrée. On parle alors d’entrée / sortie (I/O).

 Sorties ………………………….. :
Ces sorties utilisent ………………………………… qui permet la logique séquentielle. Par contre, une sortie à
registre ne peut pas être utilisée comme entrée.

3/12
Cours Circuits programmables ELN2

Remarque :
Référence des PALs (D’après AMD)
Les diverses possibilités de ces circuits et leur standardisation ont conduit les
constructeurs à définir une nomenclature permettant de décoder assez facilement la
référence des PALs.

 Le nombre d’entrées varie ………………………………..

 Le nombre de sorties varie ……………………………….
 La puissance est indiquée par une lettre code.
 La vitesse indique le temps de propagation en ns.
 Les versions versatiles ont une cellule de sortie programmable permettant d’obtenir n’importe quel
autre type de structure de sortie (L, H, R ...).
 Les versions CMOS (CE) ……………………………………………………………………………………. Les fusibles sont
remplacés par des transistors de type MOS FET. Ce ne sont ni plus ni moins que des « GALs ».

4/12
Cours Circuits programmables ELN2

1.2 Les GAL

L’appellation GAL est une marque déposée de LATTICE SEMICONDUCTOR qui a été la première société à
proposer sur le marché ce type de produits. D’autres marques proposent des équivalents (compatibles)
commercialisés sous le nom de PAL CMOS, E2PAL ou encore PAL EECMOS.
Les GAL sont des PAL effaçables électriquement, qui utilisent la technologie CMOS.

1.3 Les EPLD

Ces circuits ont une capacité en nombre de portes et en possibilités de configuration est supérieure à
celle des GAL.
Historiquement, les premiers EPLD étaient des GAL effaçables aux U.V. Il existe maintenant des EPLD
effaçables électriquement.
Les pLSI et ispLSI de LATTICE sont à mi-chemin entre les EPLD et les FPGA.

1.4 Les FPGA

Apparus il y a seulement quelques années, les FPGA sont assimilables à des ASIC programmables par
l’utilisateur. Ce sont de gros ensembles ………………………………………………………………………………..……….
(plusieurs milliers de portes) que l’utilisateur peut interconnecter à loisir.

2. La programmation de circuits logiques

Plusieurs solutions sont possibles pour programmer les PLD. Elles dépendent essentiellement de l’outil
de développement utilisé.

5/12
Cours Circuits programmables ELN2

 ………………………..
 …………………………….
 ………………………….
 Fichiers JEDEC.

Le format international JEDEC est un standard de programmation très répandu qui est accepté par la
plupart des programmateurs de PLD.
Des outils de développement et de simulation tels que VIEWLOGIC ou PROTEUS disposent d’une
bibliothèque de composants très étendue et permettent de concevoir graphiquement des fonctions
logiques qui peuvent être exportés en fichiers JEDEC en fonction du PLD utilisé.
Les ispLSI de LATTICE peuvent se programmer directement sur la carte électronique de l’application. On
peut très bien imaginer qu’ils soient reprogrammés par téléchargement alors qu’ils sont embarqués
sur un satellite !

Lexique

ASIC (Application Specific Integrated Circuit) : Circuit non programmable configuré lors de sa
fabrication pour une application spécifique.

CPLD (Complex Programmable Logic Device) : Désigne des PLD ayant un haut niveau d'intégration.

EEPROM ou E2PROM (Electrical Erasable Programmable Read-Only Memory) : Mémoire

programmable à lecture seule, effaçable électriquement.

E2PAL : conforme aux circuits GAL.

EPLD (Erasable Programmable Logic Device) : Circuits logiques reprogrammables.

EPROM (Erasable Programmable Read-Only Memory) : Mémoire programmable à lecture seule,

effaçable par ultraviolets.

FPGA (Forecasting Programmable Gate Array) : Réseau de portes programmables à la demande.

Technologie qui utilise des circuits encapsulés comportant des réseaux de portes logiques non reliées :
l’utilisateur réalise les interconnexions nécessaires par programmation.

FPLS (Field Programmable Logic Sequencer) : Ancien nom donné aux PAL à registres.

GAL (Generic Array Logic) : Circuits logiques PAL reprogrammables à technologie CMOS.

ISP (In System Programmable) : Circuit que l’on peut programmer (et donc effacer) même lorsqu’il
est en place sur l’application.

6/12
Cours Circuits programmables ELN2

JEDEC : Format de fichier de programmation des circuits logiques (image des fusibles à griller).

LSI (Large Scale Integration) : Intégration à grande échelle : circuits regroupant quelques centaines
à quelques milliers de portes logiques (CI de télécommande, décodeur de code à barre, etc …).

MSI (Medium Scale Integration) : Intégration à échelle moyenne : circuits regroupant quelques
dizaines de portes logiques (décodeurs, multiplexeurs, bascules …).

PAL (Programmable Array Logic) : Circuits logiques programmables dans lesquels seules les
fonctions ET sont programmables, les fonctions OU ne le sont pas.

PAL CMOS ou PAL EECMOS : c.f. GAL.

PLD (Programmable Logic Device) : Famille des circuits programmables qui comprend les PAL, GAL,
EPLD et FPGA.

PROM (Programmable Read-Only Memory) : Mémoire programmable une seule fois à lecture seule.

SSI (Small Scale Integration) : Intégration à petite échelle : circuit ne regroupant que quelques portes
logiques (fonctions de base des séries 74 ou 4000).

VHDL : Langage de programmation utilisé pour programmer les PLD.

VLSI (Very Large Scale Integration) : Intégration à très grande échelle : circuits regroupant quelques
dizaines de milliers de portes logiques (microprocesseurs …).

7/12
Cours Circuits programmables ELN2

APPLICATIONS :
Exercice N°1
Soit le schéma suivant :
Trouver les équations de : O0, O1, O2 et O3.

Exercice N°2:

a- Donner les avantages des circuits GAL par rapport aux circuits PAL.
------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------
b- Compléter le tableau suivant :

8/12
Cours Circuits programmables ELN2

Nombre d’entrée Nombre de Structure de sortie Effaçable

sortie
PAL22R10

GAL20V8

PAL16C8

Remarque : Pour la colonne Effaçable il faut choisir l’une de ces réponses. (Non, Electriquement, Aux
UV).

c- Que représente le schéma logique ci-dessous dans l’élément PLD (GAL22V10).

-----------------------------------------------------------------------------------------------------
-----------------------------------------------------------------------------------------------------
d- Préciser alors son type.
-----------------------------------------------------------------------------------------------------

e- Ecrire dans le tableau suivant les noms des différentes configurations possibles selon S0 et
S1.

9/12
Cours Circuits programmables ELN2

S1 S0 Configuration

0 0 ----------------------------------------------------------------------------------------

0 1 ----------------------------------------------------------------------------------------

1 0 ----------------------------------------------------------------------------------------

1 1 ----------------------------------------------------------------------------------------

f- Redessiner la configuration pour

S1=S0=0 S1=1 et S0=0

Exercice N°3:
a- On donne la table de vérité d'un générateur de parité PAIRE à quatre variables
Y = f (c,b,a) et d'un multiplexeur 4 vers 1 : Z = f (D3, D2, D1, D0, S1, S0).

10/12
Cours Circuits programmables ELN2

b- Trouver l’équation d’Y et Z.

-----------------------------------------------------------------------------------------------------
-----------------------------------------------------------------------------------------------------
c- Implanter l’équation d’Y et Z sur la structure PAL10H8

11/12
Cours Circuits programmables ELN2

Exercice N°4 :
Les circuits PAL peuvent remplacer tous les circuits intégrés logiques combinatoires conventionnels.
a- Implanter les équations suivantes sur la structure PLD présenté à la figure A :

Figure A

b- Dessiner le schéma logique à la sortie d’un élément PAL de type R et H.

PAL de type H PAL de type R

12/12