Architecture et programmation des ordinateurs :

5- Microprocesseurs &
jeu d’instruction

ESIEE - 2008/2009 R. MAHMOUDI 132

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (1)

1- Description d’un microprocesseur

Un microprocesseur se présente sous la forme d’un circuit intégré muni d’un nombre
généralement important de broches.

Exemples :
• Intel 8085, 8086 : 40 broches, DIP (Dual In-line Package) ;
• Motorola 68000 : 64 broches, DIP ;
• Intel 80386 : 196 broches, PGA (Pin Grid Array).

Technologies de fabrication : NMOS, PMOS, CMOS.

ESIEE - 2008/2009 R. MAHMOUDI 133

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (2)

2- Organisation fonctionnelle externe d’un microprocesseur

ESIEE - 2008/2009 R. MAHMOUDI 134

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (3)

3- Organisation fonctionnelle interne d’un microprocesseur

LI DI LO EX RR

LI : Lecture de l’Instruction codée

DI : Décodage de l’Instruction
LO : Lecture de des Opérandes
EX : Exécution
RR : Rangement du résultat

Remarque :
Unité de contrôle a en charge les différentes phases de l’exécution d’une instruction

ESIEE - 2008/2009 R. MAHMOUDI 135

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (4)

3- Organisation fonctionnelle interne d’un microprocesseur

Entrées de contrôles Données en entrée

Signaux de contrôles

Unité de contrôle Unité de traitement

Signaux d’état

Signaux de contrôles Résultats

Remarques :
L’unité de traitement = éléments de mémorisation (registres internes) + UAL
Il s'agit d’une machine séquentielle
ESIEE - 2008/2009 R. MAHMOUDI 136
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (5)

3- Organisation fonctionnelle interne d’un microprocesseur

Registre d’état

Mémoire principale
Banc de registres

MAR
PC
d’instruction
Séquenceur

Décodeur
U
A
L

MDR
RI
Unité de traitement Unité de contrôle
Horloge
Remarques :
Banc de registres :: opérandes ; MAR -> RI :: adresse opérande
PC :: adresse instruction ; MDR -> MP :: Résultats
ESIEE - 2008/2009 R. MAHMOUDI 137
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (6)

3- Organisation fonctionnelle interne d’un microprocesseur

ESIEE - 2008/2009 R. MAHMOUDI 138

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (7)

4- Cycle de recherche d’une instruction

2
MAR Mémoire MDR

1 3
PC RI
5 4
Horloge Séquenceur DI
5

MAR : Memory Adress Register ; RI : Registre instruction PC : Registre Compteur

MDR : Memory Data Register ; DI: Décodeur instruction
ESIEE - 2008/2009 R. MAHMOUDI 139
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (8)

5- Cycle d’exécution d’une instruction

2
MAR Mémoire MDR

Unité de contrôle
3 Unité de traitement

ESIEE - 2008/2009 R. MAHMOUDI 140

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (9)

5- Fonctionnement d’un microprocesseur

Un microprocesseur exécute un programme. Le programme est une suite d’instructions

stockées dans la mémoire. Une instruction peut être codée sur un ou plusieurs octets.
Format d’une instruction :

Opération à effectuer Opérande 1 , Opérande 2

ADDITIONNER Case mémoire 1 , Case mémoire 2

ESIEE - 2008/2009 R. MAHMOUDI 141

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions– (10)

5- Fonctionnement d’un microprocesseur

ESIEE - 2008/2009 R. MAHMOUDI 142

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (11)

5- Fonctionnement d’un microprocesseur

Pour exécuter les instructions dans l’ordre établi par le programme, le microprocesseur
doit savoir à chaque instant l’adresse de la prochaine instruction à exécuter.
Le microprocesseur utilise un registre contenant cette information.
Ce registre est appelé pointeur d’instruction (IP : Instruction Pointer) ou compteur
d’instructions ou compteur ordinal.

ESIEE - 2008/2009 R. MAHMOUDI 143

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (12)

5- Fonctionnement d’un microprocesseur

ESIEE - 2008/2009 R. MAHMOUDI 144

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (13)

5- Fonctionnement d’un microprocesseur

Remarque : la valeur initiale du pointeur d’instruction est fixée par le constructeur

du microprocesseur. Elle vaut une valeur bien définie à chaque mise sous tension du
microprocesseur ou bien lors d’une remise à zéro (reset).
Pour savoir quel type d’opération doit être exécuté (addition, soustraction, ...),
le microprocesseur lit le premier octet de l’instruction pointée par le pointeur d’instruction
(code opératoire) et le range dans un registre appelé registre d’instruction. Le code
opératoire est décodé par des circuits de décodage contenus dans le microprocesseur.
Des signaux de commande pour l’UAL sont produits en fonction de l’opération demandée
qui est alors exécutée.

Remarque : pour exécuter une instruction, l’UAL utilise des registres de travail,
exemple : l’accumulateur, registre temporaire recevant des données intermédiaires.

ESIEE - 2008/2009 R. MAHMOUDI 145

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (14)

5- Fonctionnement d’un microprocesseur

Pendant que l’instruction est décodée, le pointeur d’instruction est incrémenté de façon
à pointer vers l’instruction suivante :

ESIEE - 2008/2009 R. MAHMOUDI 146

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (15)

5- Fonctionnement d’un microprocesseur

puis le processus de lecture et de décodage des instructions recommence.

A la suite de chaque instruction, un registre du microprocesseur est actualisé en fonction
du dernier résultat : c’est le registre d’état du microprocesseur. Chacun des bits du
registre d’´etat est un indicateur d’état ou flag (drapeau).

ESIEE - 2008/2009 R. MAHMOUDI 147

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (16)

5- Fonctionnement d’un microprocesseur

Exemple : registre d’état du microprocesseur Z80

Les indicateurs d’état sont activés lorsqu’une certaine condition est remplie,
Exemple : le flag Z est mis à 1 lorsque la dernière opération a donné un résultat nul,
le flag C est mis à un lorsque le résultat d’une addition possède une retenue, …

ESIEE - 2008/2009 R. MAHMOUDI 148

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17)

6- Le microprocesseur MOTOROLA 68000 - Introduction

Le 68000 est un microprocesseur CISC 16/32 bits sorti en 1979. il devint rapidement
le processeur le plus prisé de sa génération. Le formidable succès des machines comme
le Mac, l'Amiga ou l'Atari est en grande partie due à cet innovant processeur.
Voici ces caractéristiques :
- Mémoire adressable de 16Mo ( 24 lignes d'adresse ).
- Jeu d'instruction très complet ( 56 Instructions ).
- 14 modes d'adressage différents.
- 8 registres de donnée 32 bits.
- 7 registres d'adresse 32 bits.
- Gestion de privilèges ( Utilisateur / Superviseur ).
- Deux pointeurs de pile 32 bits différents.

ESIEE - 2008/2009 R. MAHMOUDI 149

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-1)

6- Le microprocesseur MOTOROLA 68000 - Introduction

Le terme 16/32 bits résume la façon dont le circuit manipule les données.
Le bus de données interne est sur 32 bits mais le processeur communique avec le reste
du monde sur un bus externe de 16 bits.

Aujourd'hui la série "microprocesseur 680x0" se compose du 68010, 68020, 68030, 68040

et 68060. Ces processeurs constituent la base des versions microcontrôleurs 683xx.
Les caractéristiques de ces composants ainsi que de nombreux manuels utilisateurs
peuvent être télécharger sur le site de MOTOROLA.

ESIEE - 2008/2009 R. MAHMOUDI 150

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-2)

6- Le microprocesseur MOTOROLA 68000 - Introduction

Tous les registres du 68000 sont sur 32 bits excepté le registre d'état CCR 16 bits.

Petit rappel sur les formats de données :

Quartet = 4 bits
Octet = 8 bits
Mot / Word = 16 bits
Long mot / Long Word = 32 bits

Les registres de données et d'adresses sont banalisés à l'exception de A7 aussi appelé

SP ( Stack pointer ) qui représente le pointeur de pile.

En interne, il existe en fait deux pointeurs différents l'USP ( User Stack Pointer) en mode utilisateur
et le SSP (Supervisor Stack Pointer) en mode superviseur.
Il s'agit toujours du registre A7, le 68000 utilisant implicitement l'un ou l'autre en fonction de son
mode de fonctionnement.

ESIEE - 2008/2009 R. MAHMOUDI 151

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-3)

6- Le microprocesseur MOTOROLA 68000 – Les registres

b31 : bit de poids fort D0 b0 : bit de poids faible

D1
D2
D3
8 Registre de données
D4
sur 32 bits D5
D6
D7
A0
A1
A2 7 Registre d’adresse
A3 sur 32 bits
A4
A5
A6

ESIEE - 2008/2009 R. MAHMOUDI 152

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-4)

6- Le microprocesseur MOTOROLA 68000 – Les registres

Registre PC : Programm Counter ou compteur de programme

Adresse de la prochaine instruction à exécuter

b31 : bit de poids fort b0 : bit de poids faible

Registre SR : Status Register ou registre d’état

Octet superviseur Octet utilisateur

b15 b8 b7 b0

ESIEE - 2008/2009 R. MAHMOUDI 153

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-5)

6- Le microprocesseur MOTOROLA 68000 – Les registres

Registre SR : Status Register ou registre d’état

Registre CCR : condition Code Register ou Octet utilisateur

b7 b6 b5 b4 b3 b2 b1 b0
X N Z V C

Bit Z: positionné si le résultat d'une opération est nul.

Bit V: positionné s'il y a dépassement arithmétique.
Bit C: positionné si une retenue est générée.
Bit X: bit de retenue pour les opérations de calculs étendues.
Bit N: positionné si le résultat d'une opération est

ESIEE - 2008/2009 R. MAHMOUDI 154

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-6)

6- Le microprocesseur MOTOROLA 68000 – Les registres

Registre SR : Status Register ou registre d’état

Octet Superviseur :

b15 b14 b13 b12 b11 b10 b9 b8

T S I2 I1 I0

bit T : s'il est positionné met le processeur en mode trace.

Dans ce mode, le processeur s'arrête après l'exécution de chaque
instruction et génère une exception permettant, par exemple,
la mise en place d'un programme de débuguage.

bit S : définit le mode de fonctionnement du processeur,

0 pour le mode Utilisateur et 1 pour le mode Superviseur.
ESIEE - 2008/2009 R. MAHMOUDI 155
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-7)

6- Le microprocesseur MOTOROLA 68000 – Les registres

Registre SR : Status Register ou registre d’état

Octet Superviseur :

b15 b14 b13 b12 b11 b10 b9 b8

T S I2 I1 I0

Les bits I0 , I1 et I2 représentent le niveau du masque d'interruption.

Les interruptions dont le niveau est inférieur ou égal au masque
ne sont pas prisent en compte.

une exception est un évènement matériel ( interruptions ) ou logiciel qui déroute le processeur vers une
procédure particulière.

ESIEE - 2008/2009 R. MAHMOUDI 156

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-8)

6- Le microprocesseur MOTOROLA 68000 – Les registres

Registre SP : Stack Pointer ou registre pointeur de pile

A7

A7’

Si S=1, le microprocesseur est en mode superviseur

-> le pointeur de la pile utilisé est A7’, appelé SSP : Supervisor Stack Pointer

Si S=0, le microprocesseur est en mode utilisateur

-> le pointeur de la pile utilisé est A7, appelé USP : User Stack Pointer

ESIEE - 2008/2009 R. MAHMOUDI 157

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-9)

6- Le microprocesseur MOTOROLA 68000 – Gestion de la pile

le fonctionnement de la pile est un élément fondamental pour le fonctionnement

du processeur. La pile est en fait une portion de mémoire dont l'adresse se trouve dans A7
et qui permet la sauvegarde temporaire de données.
On parle d'empilement lors d'une écriture dans la pile et de dépilement lors d'une lecture.
Ce processus est utilisé, soit automatiquement par le micro lors de l'appel d'un
sous-programme par exemple, soit par le programmeur.

Pour bien comprendre le fonctionnement d'un pile, on peut imaginer la pile comme
une pile d'assiettes de différentes couleurs. En prenant comme condition initiale A7=10,
on empile une assiette bleu, une assiette rouge puis une assiette verte. L'assiette bleu
sera stockée en position 10, la rouge en 9 et la verte en 8, au final A7 vaut 8.
L'opération de dépilement est identique à l'empilement mais à l'envers, en récupère
l'assiette verte, la rouge puis la bleu et A7 revient à sa position initiale soit 10

ESIEE - 2008/2009 R. MAHMOUDI 158

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-10)

6- Le microprocesseur MOTOROLA 68000 – Gestion de la pile

On peut remarquer que lors du processus d'empilement la première assiette empilé est
bleu, lors du dépilement c'est la dernière.

C'est pour cette raison que l'on parle de pile LIFO (Last In First Out ) le dernier élément
empilé sera le premier dépilé.

Pour information, il existe un autre type de pile appelée pile FIFO ( First In First Out ).
Dans ce cas le premier élément empilé sera le premier dépilé.

ESIEE - 2008/2009 R. MAHMOUDI 159

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-11)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage – Contexte général

Le type de donnée contenu dans le champ opérandes caractérise le mode d'adressage.

1 Immédiat

Code instruction Opérande Opérande = Constante

2 Direct absolu
Code instruction Adresse Opérande

Mémoire
ESIEE - 2008/2009 R. MAHMOUDI 160
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-12)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage – Contexte général

3 Indirect par registre

Code instruction Adresse Opérande

Registres Mémoire

ESIEE - 2008/2009 R. MAHMOUDI 161

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-13)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage – Contexte général

4 Relatif

Code instruction Déplacement / Offset

+ Opérande

Mémoire

Registres
ESIEE - 2008/2009 R. MAHMOUDI 162
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-14)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

A Adressage immédiat : destination : registre de données

1. MOVE.B #55H,D0 2. MOVE.W #55H,D0 3. MOVE.L #55H,D0

D0 E.I 1122 3344 1122 3344 1122 3344

D0 E.F 1122 3355 1122 0055 0000 0055

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits

ESIEE - 2008/2009 R. MAHMOUDI 163

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-15)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

A Adressage immédiat rapide : destination : registre de données

4. MOVEQ #6AH,D0

D0 E.I 1122 3344

b31 b0

D0 E.F 0000 006A

Taille de données transférées : .B : Byte : un octet UNIQUEMENT

ESIEE - 2008/2009 R. MAHMOUDI 164

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-16)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

A Adressage immédiat : destination : registre d’adresse

5. MOVE.B #55H,A0 6. MOVE.W #1000H,A0 7. MOVE.L #8000H,A0

A0 0000 0055 FFFF 1000 0000 8000

Taille de données transférées : .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits UNIQUEMENT

ESIEE - 2008/2009 R. MAHMOUDI 165

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-17)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

A Adressage immédiat : destination : mémoire principale

8. I1. MOVE.B #55H,1000H 9. I3. MOVE.W #6655H,1000H 10. I4. MOVE.L #44556677H,1000H
I2. MOVE.B #AAH,1001H

1001H

1000H 55 AA 66 55 44 55
1002H 66 77

MOVE.W #55, 1001H

MOVE.L #55, 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 166
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-18)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Direct : destination : registre de données

11. MOVE.W D1,1000H

MP
Ecriture

D1 1234 5678 Données : 5678 56 78 1000H

Adresse : 1000H

Octet de poids fort Octet de poids faible

@ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 167
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-19)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Direct : destination : registre d’adresse

12. MOVE.W 1000H, A1

MP
Lecture

A1 0000 8678 Données : 8678 86 78 1000H

Adresse : 1000H

Octet de poids fort Octet de poids faible

Extension du bit de signe sur 32 bits @ paire : 1000H @ paire : 1001H

Taille de données transférées : :.W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits UNIQUEMENT
ESIEE - 2008/2009 R. MAHMOUDI 168
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-19)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Direct : destination : registre d’adresse

12. MOVE.L 1000H, A1

MP
Lecture

A1 FFFF 8678 Données : 8678 86 78 1000H

Adresse : 1000H

Octet de poids fort Octet de poids faible

Extension du bit de signe sur 32 bits @ paire : 1000H @ paire : 1001H

Taille de données transférées : :.W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits UNIQUEMENT
ESIEE - 2008/2009 R. MAHMOUDI 169
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-20)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect

Non affecté
13. MOVE ( A1),D1
MP
Lecture
D0 5678
Données : 5678 56 78 1000H

A1 0000 1000 Adresse : 1000H

Octet de poids fort Octet de poids faible

Lecture par défaut d’un mot @ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 170
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-21)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect Pos-incrémentation

Non affecté
14. MOVE.W ( A1)+,D1
MP
Lecture
D0 5678
Données : 5678 56 78 1000H
A1 Etat Initial 0000 1000
Adresse : 1000H
A1 Etat Final 0000 1002
Octet de poids fort Octet de poids faible
Après le transfert, A1 est incrémenté de 2 @ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 171
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-22)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect Pré-décrémentation

Non affecté
15. MOVE.W -( A1),D1
MP
Lecture
D0 5678
Données : 5678 56 78 1000H
A1 Etat Initial 0000 1002
Adresse : 1000H
A1 Etat Final 0000 1000
Octet de poids fort Octet de poids faible
Avant le transfert, A1 est décrémenté de 2 @ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 172
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-23)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect avec déplacement

Non affecté
16. MOVE.W 2( A1),D1
MP
Lecture
D0 5678
Données : 5678 56 78 1000H
A1 Etat Initial 0000 0FFE
Adresse : 0FFE+2=1000H
A1 Etat Final 0000 0FFE
Octet de poids fort Octet de poids faible
Lors du transfert, l’adresse est incrémenté de 2 @ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 173
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-24)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect avec déplacement sur 8 bits signés
et index court :

Non affecté
17. MOVE.W 2( A1,D2.W),D1
MP
Lecture
D1 5678
Données : 5678 56 78 1000H
D2 0000 0002
Adresse : 0FFC+2+2=1000H
A1 0000 0FFC
Octet de poids fort Octet de poids faible
Lors du transfert, l’adresse est additionné @ paire : 1000H @ paire : 1001H
avec le continue de D2 puis incrémenté de 2

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 174
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-25)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

B Adressage Indirect : Adressage Registre Indirect avec déplacement sur 8 bits signés
et index long :

Non affecté 18. MOVE.W 2( A1,D2.L),D1

MP
Lecture
D1 5678
Données : 5678 56 78 2000H
D2 0000 1000
Adresse : 0FFE+2+1000=2000H
A1 0000 0FFE
Octet de poids fort Octet de poids faible
Lors du transfert, l’adresse est additionné @ paire : 1000H @ paire : 1001H
avec le continue de D2 puis incrémenté de 2

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 175
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-26)

6- Le microprocesseur MOTOROLA 68000 – Mode d’adressage

C Adressage Absolu: Adressage Absolu Court :

19. MOVE.W 1000H,2000H

MP
Lecture
86 78 1000H
Données : 5678

Adresse : 2000H
86 78 2000H

Octet de poids fort Octet de poids faible

@ paire : 1000H @ paire : 1001H

Taille de données transférées : .B : Byte : un octet / .W : Word : Mot de 16 bits / .L : Long word : Mot de 32 bits
ESIEE - 2008/2009 R. MAHMOUDI 176
 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-27)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – transfert de données

ESIEE - 2008/2009 R. MAHMOUDI 177

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-28)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Instruction arithmétique

ESIEE - 2008/2009 R. MAHMOUDI 178

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-29)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Opérations décimales

ESIEE - 2008/2009 R. MAHMOUDI 179

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-30)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Opérations logiques

ESIEE - 2008/2009 R. MAHMOUDI 180

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-31)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – décalages & rotations

ESIEE - 2008/2009 R. MAHMOUDI 181

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-32)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Test de bits

ESIEE - 2008/2009 R. MAHMOUDI 182

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-33)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Contrôle de programme

ESIEE - 2008/2009 R. MAHMOUDI 183

 Architecture des ordinateurs :
Microprocesseur & jeu d’instructions – (17-34)

6- Le microprocesseur MOTOROLA 68000 – Jeu d’instructions – Contrôle système

ESIEE - 2008/2009 R. MAHMOUDI 184

 Architecture des ordinateurs :
BIBLIOGRAPHIE

1. Aho A, Concepts fondamentaux de l’informatique, Dunod, Paris, 1993

2. Tanenbaum A., Architecture des ordinateurs, InterEditions, Paris, 1996
3. Vieillfond C., Mise en œuvre du 68000, Sybex, 1984

ESIEE - 2008/2009 R. MAHMOUDI 185