Cours Stienne
Cours Stienne
Première partie
FC2-promo 2008
Introduction
Électronique : « ensemble des
techniques qui utilisent les signaux
électriques (courant, tension) pour
capter, transmettre, traiter ou
mémoriser une information »
Informations peuvent être:
analogiques =continues
logiques =numériques, binaires, discrètes,
digitales
Traitement
(souvent numérique)
surveillance/
commande
contrôle
Échantillonnage T : période t
d’échantillonnage
et maintien
x*(t)
CAN x*(t)
t
Quantification T 2T 3T 6T
Code binaire
et codage an
{an}
grandeur numérique t
FC2-2008 Électronique – F. Pasquier/O.Stienne 6
Introduction
grandeur numérique
{an}
Traitement
numérique
{bn}
grandeur numérique
conversion t
N/A y*(t)
CNA y*(t)
y(t)
T 2T 3T 6T t
interpolation
et filtrage
y(t)
signal analogique t
Diviseur de tension Va
R2
Vb
Vb=Va.[R2/(R1+R2)]
Théorème de superposition
Le courant dans une branche d’un réseau linéaire
est la somme des courants qu’impose dans cette
branche chaque f.e.m supposée seule
Théorème de Miller (pour ampli de tension)
C
A C(1-A) A C(1-1/A)
E E/R i
uC
t t
τ =RC τ =RC
t -E/R
FC2-2008 Électronique – F. Pasquier/O.Stienne 20
Dipôle RL – régime transitoire
t
−
IL = (Iinit − Ifinal )e τ
+ Ifinal
uL
Tension créneau u de 0 à E (régime forcé)
i
i = (E/R)(1-e ) avec τ=L/R
-t/τ
u L
R uR
uL = Ee-t/τ ; uR = E(1-e-t/τ)
E/R i E
uL
t t
τ =L/R τ =L/R
uL = -Ee-t/τ ; uR = Ee-t/τ u
E/R
t
i
uL
t
FC2-2008 -E
Électronique – F. Pasquier/O.Stienne 21
Dipôle RLC série
régime transitoire
i
Tension créneau de E à 0 L uL
L.d²i/dt²+R.di/dt+i/C=0 R uR
Si R ≈ 0 : d²i/dt²+i/LC=0
C uC
Sol°: i=î.cos(ωt+ϕ) avec ω = 1 / LC
=> courant d’intensité sinusoïdale
Si R < 2 L / C
2
i=Ae cos(ωt+ϕ) avec k=R/2L et ω=
-kt (1/LC) - (R/2L)
=> oscillations pseudo-périodiques exponentiellement amorties
Si R ≥ 2 L / C
i=B1e-k1t+B2e-k2t avec k1 et k2 dépendant de L, R et C
=> régime apériodique: sans oscillation
Intensité créneau de I à 0 iC iR iL
C.d²u/dt²+(1/R)du/dt+u/L=0 C R L u
Solutions semblables au RLC série
mais pour u
u u
i R i
Impédance:
Impédance toujours opposition au passage
du courant
FC2-2008 Électronique – F. Pasquier/O.Stienne 26
Impédance et admittance
Dipôles passifs linéaires en régime sinusoïdal
U
Résistance I
I U=RI
ZR=R=Z t
Courant en phase avec la tension I=jCωU
Condensateur idéal π U I U
1 1 − j2
ZC =
jCω
=
Cω
e ; Y C = jCω
t
courant en avance de π/2 sur la tension
U=jLωI
Inductance idéaleπ I
U
j
ZL = jLω = Lω .e
2
I
t
courant en retard de π/2 sur la tension
FC2-2008 Électronique – F. Pasquier/O.Stienne 27
Réponse harmonique R
C
Circuit du 1er ordre e(t) s(t)
Transmittance isochrone
ampl.sortie
s(jω ) 1 H(jω ) = τ=RC
H(jω ) = = ampl.entrée
e(jω ) 1 + jω τ Arg(H(jω))=déphasage de
sortie /à entrée
Courbes de Bode
Gain (dB)
ω0
0dB ω ou f 20 log |H(jω)|=f(ω) (ou f(freq)) en dB
-3dB
-20dB/décade
Arg[H(jω))]=g(ω) (ou g(freq)) en ° ou rad
Lieu de Black ou
dB
de Nichols
-45° ω → 0 degrés
ω0 -3dB Intérêt : disposer d’une grande
dynamique de module (grâce à
l’échelle log)
ω → ∞
1 1 Pulsation propre
T= ω0 =
LC sans amortissement
ω2 ω
1− 2
+ 2jζ Coefficient
ω0 ω0 ζ =
R C
2 L d’amortissement
résonance
Gain (dB)
ω ou f
ωR 1
Résonance quand ζ <
-40dB/décade
2
ω R = ω 0 1 − 2ζ 2
p(t)=RI²cos2ωt-XI².sinωt.cosωt
=1/2.RI²(1+cos2ωt)-1/2.XI²sin2ωt
p(t)=p +p
A R (puissance active+puissance réactive)
Puissance apparente P
p=1/2.v.i*=1/2.VI.cosϕ+1/2.jVI.sinϕ=PA-jPR
PA : puissance 2active
2
, aussi puissance moyenne
PA + PR
P=1/2.VI= ; tanϕ=PR/PA
FC2-2008 Électronique – F. Pasquier/O.Stienne 32
Quadripôles
I1 I2
Caractéristiques
d’entrée : courant I1 et tension V1
V1 V2
de sortie : courant I2 et tension V2
=> Réseaux de courbes I1 I2
Ex: V1=g(I1) chaque courbe tracée pour val cste de I2 (ou V2)
Matrices représentatives
Choix en fonction du problème étudié
Matrice impédance Matrice admittance
V1 Z11 Z12 I1 I1 Y11 Y12 V1
= . = .
V2 Z 21 Z 22 I2 I2 Y21 Y22 V2
Matrice de transfert Matrice hybride
V2 T11 T12 V1 V1 H11 H12 I1
= = .
I T
2 21 T22 − I1 I2 H21 H22 V2
FC2-2008 Électronique – F. Pasquier/O.Stienne 33
Association de quadripôles
Association en cascade
I1 I0 I’1 I2 I1 I2
Q1 V’1
Q2 Q
V1 [T1] V0 [T2] V2 V1 [T] V2
[T]=[T2].[T1]
[Z]=[Z’]+[Z’’] [Y]=[Y’]+[Y’’]
FC2-2008 Électronique – F. Pasquier/O.Stienne 34
Grandeurs des quadripôles
Impédance d’entrée
ZE=VE/IE vue à l’entrée quand sortie chargée par impédance ZU
Z12 .Z 21
Retrouver : Z E = Z11 −
Z 22 + Z U
Impédance de sortie
ZS=VS/IS vue à la sortie quand entrée
Z12 .Z 21 fermée par impédance ZG
Z S = Z 22 −
Retrouver : Z11 + Z G
Gain en tension ZU
AV=V2/V1 AV =
Z U .T22 + T12
Quadripôles passifs : det(T)=1 =>
ZU = ∞
Si quadripôle non chargé ( ) : AV=1/T22
FC2-2008 Électronique – F. Pasquier/O.Stienne 35
Schémas équivalents
quadripôles linéaires
Paramètres Paramètres
« impédances » « admittances I»
I1 Z11 Z22 I2 I1 2
Y11 Y22
V1 Z12I2 Z21I1 V2 V1 V2
Y12V2 Y21V1
Paramètres Modèle
« hybrides » amplificateur
I1 H11 I2 I1 I2
1/H22
Zs
V1 H12V2 V2 Ze V2
V1 Av.V1
H21I1
r r
rE rE
vn vp
SC de type N SC de type P
r r r r
v n = − µ n .E v p = µ p .E
Eint ID = Isat (e kT
− 1) ; Isat e kT
P N
r
Eext
FC2-2008 Électronique – F. Pasquier/O.Stienne 42
Diode - caractéristiques
I
Caractéristique directe
Tension de seuil U
U<U0 : courant Utrès faible caractéristique
du matériau directe
U>U0 : ID = Isat e V T
Si : U0 ~0.65V I
Isat kT
: courant de saturation Ge : U0 ~0.15V
VT = ; 26mV
e à 300K (27°C) RD
e=1,6.10-19C ; k=1,38. 10-23J/K (Boltzmann)
qq µA
Caractéristique inverse U
U0
Courant très faible (minoritaires)
avalanche
Au-delà d’une certaine tension inverse :
claquage de la jonction par
effet d’avalanche (breakdown) inverse
Limites d’utilisation des diodes
Courant direct : ajouter R en série pour limiter
Tension inverse
FC2-2008 Puissance P=I.VAK ; monter
Électronique – diode sur dissipateur si I grand
F. Pasquier/O.Stienne 43
Diode - modèles
Caractéristiques simplifiées
I I I I
RD RD
U U U U
U0 U0
Schéma équivalent
R I R I
E U E RD U
U0
P
Aluminium
A
t0
t t0
t
VR
R id(t)
id(t) id(t)
e(t) t t
vd(t)
vd(t) vd(t)
t1 t t1 t
Écrêteur
E
Ex :
Protection de contact +12V
B E
C
PNP E C B
P N P
B E
Ex : NPN E B Aluminium
Oxyde de Si
N+ (isolant)
P
Substrat Si dopé type N
N
Aluminium
C
FC2-2008 Électronique – F. Pasquier/O.Stienne 50
Transistor bipolaire
Principe du NPN
Tension B-E nulle
Jonction P-N sans polarisation
Barrière de potentiel se crée à la
jonction et les e- fournis à l’E (par le
générateur entre C et E) ne
peuvent être récupérés par C
Transistor bloqué (pas de courant)
Si tension B-E devient positive
Jonction B-E devient passante
électrons diffusent vers C C
Quand VBE augmente, IB augmente
ainsi que IC dans un rapport de qq Champ
dizaines à plusieurs centaines B électrique
Gain du transistor = IC / IB
Quand VBE atteint ~0.6V : transistor
saturé (~court-circuit entre E et C)
E
FC2-2008 Électronique – F. Pasquier/O.Stienne 51
Transistor bipolaire
Applications
Commutation : transistor fonctionne en « tout ou rien » =
interrupteur commandé électriquement
Amplification : un faible IB commande un IC qui lui est
proportionnel
IC
β = : gain du transistor
IB Varie avec la température
Ne dépend pas de VCE tant que VCE>1,2V
Montages de base
Montage émetteur commun : utilisé pour gain important
en puissance
Montage base commune : utilisé pour sa faible
impédance d’entrée (atténuation bruit de fond), en HF
Montage collecteur commun : utilisé pour de l’adaptation
entre circuits (<- faible impédance de sortie, mais gain petit)
FC2-2008 Électronique – F. Pasquier/O.Stienne 52
Bipolaire – Caractéristiques
Pour montage émetteur commun
Réseau de transfert Réseau de sortie
en courant à VCE = cst à IB = cst
β RC
En amplification
Polarisation =
ajout d’un signal continu RB1 IC RC
au signal à amplifier IB
VCC
VCE
RB1, RB2 tq point de
repos au centre de la RB2 VB IE RE
droite de charge VE
statique
Puissance dissipée P=VCE.IC
FC2-2008 Électronique – F. Pasquier/O.Stienne 54
Caractéristiques du transistor
IC(mA)
Transistor en régime
normal IB = IBi
Transistor saturé
ΙC = β ΙΒ
IC0
JBC bloquée
JBC saturée IB = IB0
IB0 IB = 0
IB(mA)
VCE (v)
Transistor bloqué
JBE et JBC
JBE saturée JBE en direct bloquées
0,6v
VBE (v)
FC2-2008 Électronique – F. Pasquier/O.Stienne 55
Calcul du point de repos
IC
RC IC(mA)
IB
RB VCE VCC
VCC/RC
VBE
VBB
IC0
VCE0 VCC
VBE
VBB
IC0
VCC/RC IC1
VBB/RB
IB(mA) IB0 VCE (v)
VBE0
VBB
VBE (v)
FC2-2008 Électronique – F. Pasquier/O.Stienne 57
Saturation du transistor par RB
IC(mA)
VCC/RC
IC1≈ VCC/RC
IC0
VBE0
VBE1
VBB
VBE (v)
FC2-2008 Électronique – F. Pasquier/O.Stienne 58
Calcul du point de repos
par les modèles
non
Jonction BE
T bloqué passante ?
oui
VBE = VBB IC = 0
IB = 0 VCE = VCC Hypothèse
T en régime normal
IC
RC fin VBE = 0,6v IC = β I B
IB V − VBE
RB VCE VCC I B = BB VCE = VCC − RC I C
RB
VBE
VBB
non
T saturé VCE >0 ?
oui
VBE = 0,6v I C = VCC / RC
V − VBE fin
I B = BB VCE ≈ 0
RB
fin
IC
RC
IB VCC= 10 v
RB VCE VCC VBB =0,5 v
RB = 100 KΩ
VBE RC = 5 KΩ
VBB β = 100
Schéma équivalent
iB h11 iC iB simplifié iC
B C
1/h22 vCE
ou h11
β.iB vCE
vBE vBE
E h21iB E iB iE iC
FC2-2008 Électronique – F. Pasquier/O.Stienne 63
Analyse en petits signaux
Identification des paramètres dans le réseau de
caractéristiques
N+ P+ N+
Canal N
Si intrinsèque
Substrat
- - - + +- +- +- +- -
- - -
- - - -
+
- +
- +
- +- - -
- - - - -
Canal (N) + + + - - -
- - - - - -
Porteurs libres
dans le canal (e-) Neutralisation
des porteurs libres
-Vp V67
FC2-2008 Électronique – F. Pasquier/O.Stienne GS
Pincement par VDS
(à VGS constant)
+ -
VDS VGS<0
+ -
ID
N+ N+
- - - -
- - - -
IDSS
- - ++ ++- ++- ++- +- +- + -+ -
Zone de pincement -
- - - +- +
(ou de saturation) + ++ - -
- - - - - -
Canal (N) - - + - - -
- - - - -
Zone
ohmique
VDS
PINCEMENT
par VDS
FC2-2008 Électronique – F. Pasquier/O.Stienne 68
Caractéristiques
ID(VDS) et ID(VGS)
2
VGS
ID
I D = I DSS 1 −
VGS 0
Zone de pincement (ou de saturation) ID
IDSS
ID ne peut plus
Zone augmenter
ohmique
Si VGS plus <0
ID augmente
ID augmente
Pincement par VGS
- - - - - - - -
Oxyde (isolant)
+ + + + + + + +
N+ N+
Substrat
VGS>0
possible
Canal N ID
ID
2
«pincé» V
VGS < 0 I D = I DSS 1 − GS
VGS 0
-Vp
VDS
VGS
+ + + + + + + +
Oxyde (isolant)
- - - - - - - -
N+ N+
Substrat
I D = K (VGS − VT ) 2
ID
Pas de canal ID
N initial
Canal
induit
VGS > 0
VDS VGS
P S VGS1
canal N VGS VDS
VGS
ID = IDSS .(1 − )²
VP
Avantages/inconvénients des FET
(+) grande résistance d’entrée
(+) faible niveau de bruit
(+) pas de courant ou puissance à fournir en entrée
(+) commutations + rapides (pas de recombinaison de porteurs)
(-) commutations + lentes que bipolaire (pertes MOSFET > pertes bipolaire)
(-) faible pente
(-) manque de linéarité et dispersion des paramètres
FC2-2008 Électronique – F. Pasquier/O.Stienne 72
MOSFET – Modèle dynamique
Schéma équivalent dynamique
iD ∆ ID
G D pente s =
∆ VGS
vGS s.vGS ρ vDS ∆ VDS
résistance interne ρ =
S ∆ ID
Applications
Interrupteur analogique (commutation)
Amplification de tension
Résistance commandée par une tension
Source de courant
Transistor Schottky
Diode Schottky entre B et C (diode d’anti-
saturation)
Application : commutation rapide
FC2-2008 Électronique – F. Pasquier/O.Stienne 74
Électronique linéaire
Étude des amplificateurs
Amplificateur de tension : amplification sans déformation d’un
signal faible
Amplificateur de puissance : capable d’agir sur une charge ou un
actionneur
Classement en fonction de la fréquence
Amplificateurs à TBF et continus
Amplificateurs à large bande
Audio-fréquence (5Hz à 100kHz)
Vidéo-fréquence (5 Hz à 100MHz)
Amplificateurs HF ou sélectifs
Modélisation
ie is
Zs Av.ve Zs
Ze vs Ze
ve Av.ve ve
Chaîne complète: 1 + GH
Étude de la stabilité: étude de GH par rapport au point –1
(module 0 dB, phase –π)
Réaction négative (ou contre-réaction) : freq tq |1+G.H|>1
Applications: régulation
Vr Ir
Réaction Réaction
Tension-série Tension-parallèle
Ve V1 Amplificateur Is Ie I1 Amplificateur Is
Vr Ir
Réaction Réaction
Courant-série Courant-parallèle
Couplage ZEntrée ZSortie H K Système résultant
Tension-série ZE.(1+G.H) ZS/(1+G.H) VS/V1 VR/VS Ampli de tension
Tension // ZE/(1+G.H) ZS/(1+G.H) VS/I1 IR/VS Convert. courant-tension
Courant-série ZE.(1+G.H) ZS.(1+G.H) IS/V1 VR/IS Convert. tension-courant
Courant // ZE/(1+G.H) ZS.(1+G.H) IS/I1 IR/IS Ampli de courant
1
Réel : SV = A D .(e 2 − e1 ) + .A C .(e2 + e1 ) + V0
2
AD : gain différentiel
AC : gain de mode commun
AD /AC : rapport de réjection du mode commun,
commun
doit être aussi grand que possible
Pour permettre amplification de signaux faibles
même en présence de Abruits importants
TRMC = 20 logD
CMRR ou AC
Re Rs -ε +ε Ve
Ve µ.Ve
v+ _ Vs
v- -U -Vsat -U
Modélisation simplifiée
Vs +U (alim)
+ +Vsat
Vs
ε Ve
_ Vs
-Vsat -U
R3 ε -
+
ε - vs
ve
ve + vs R R4
vs T= = − 2
ve R1
•~Boucle ouverte
•Amplificateur inverseur •Non linéaire : vs=+Vsat ou –Vsat
•Linéaire, stable suivant ve >0 ou <0
Stabilité d’un montage R1
R1
A
R2
tx de réaction nég. k1 =
R1 + R 2 -
ve ε
R3
tx de réaction pos. k2 =
R3 + R4 R3 B
+
vs
i R2
i
- -
ve + vs + vs
ve
Vs +U (alim) Vs +U (alim)
+Vsat +Vsat R1
pente = 1 +
R2
Ve
R1 Ve
pente = −
R2
-Vsat -Vsat -U
-U
z. de zone d’ z. de z. de zone d’ z. de
saturation amplification saturation saturation amplification saturation
FC2-2008 Électronique – F. Pasquier/O.Stienne 85
i
R2
et K=
R1
Charge I
Convertisseur courant-tension
R
-
I
+
v s = − RI
vs
Circuit monostable
C1 R1
VS
D Vd
-
+ t
C2 vs VC1
tension de R3
vd R2
commande
ENR.
C.D. EQ
MIC.
MONTAGE AMPLIFICATEUR
SORTIE
ENTREE
Zs
Ze vs
ve Av.ve
Rappel :
Impédance d’entrée Ze : indique la puissance à
fournir à l’entrée pour assurer un bon
fonctionnement
Impédance de sortie Zs : indique l’adaptation
nécessaire pour les étages suivants
Gain Av : différence d’amplitude apportée au
signal entre l’entrée et la sortie
Souvent exprimé en dB
Rch
Rig
R1 //R2 RC // Rch
R2
RE
G
Rch
Rig
RE RC // Rch
R2
RE
G
Rig
R1 //R2 RE // Rch
R2
RE
Rch
G
entrée
Utilisé quand signal d’entrée issu d’un capteur ou quand
il ne faut pas trop charger l’étage précédent
R R
MSB a3
a2 2R
a1 4R - vs
8R +
LSB a0
Eref
VS = − (8a3 + 4a2 + 2a1 + a0 )
Eref 8
R1 R2
-
v1 + R2
Vs = (V2 − V1 )
- R1
+ vs
R1 R2
-
v2 + Réglage du CMRR
Principe RC (charge)
Puissances
Pu = VS2 / 2.R C
utile
Pf = E2 / 2.R C
fournie
PT = Pf − Pu = E2 / 2R C − VS2 / 2R C
dissipée
η = VS2 / E2 ≤ 25%
Rendement
Conception simple, bonne linéarité mais très
mauvais rendement
Exemples :
Récepteur radio : antenne capte signaux des divers
émetteurs -> filtre passe-bande pour récupérer signal de
la station choisie
ADSL : voix et données passent par le même canal ->
filtre passe-bas pour récupérer la voix, filtre passe-haut
pour les données
Filtre = sélecteur
FC2-2008
de fréquences
Électronique – F. Pasquier/O.Stienne 111
Types de Filtrage
Catégories
Passe-bas / Passe-haut / Passe-bande / Coupe-bande
Du 1er ordre / du 2ème ordre…
Filtrage passif
Composé d’éléments passifs (R, C, L) => gain max =1 (=0dB)
(+) structure simple et stabilité
(-) tenir compte des impédances de la source et de la charge pour le calcul
des composants
Filtrage actif
À base d’AOP, transistors… => peut être associé à de
l’amplification
(+) indépendance des impédances -> mise en cascade pour filtres d’ordre n
élevé
(-) BP limitée; risque d’instabilité
Bande passante : plage de fréquences pour lesquelles le gain
est compris entre Gmax et Gmax–3dB
Fréquences de coupure = Fréquences limites de la BP 112
FC2-2008 Électronique – F. Pasquier/O.Stienne
Gabarit d’un filtre
GdB Filtre passe-bas GdB Filtre passe-haut
Gmin BP Gmin BP
Gmax Gmax
BA log(ω) BA log(ω)
ωp ωa ωa ωp
GdB Filtre passe-bande GdB Filtre coupe-bande
Gmin BP Gmin BP BP
Gmax Gmax
BA BA log(ω) BA log(ω)
ω1p ω2p ω1a ω2a
ω1a ω2a ω1p ω2p
Quadripôle
e(t)=Emsin(ωt); s(t)=Smsin(ωt+φ(ω))
Fonction de transfert d’un filtre
S(p) b0 + b1p + ... + bmpm
H(p) = =
E(p) a0 + a1p + ... + anpn
Rappel Passe-bande
Passe-bande passif
Pbande actif à AOP
Ajouter le gain max KdB
Décaler la courbe
de phase de ± π
FC2-2008 Électronique – F. Pasquier/O.Stienne 116
Filtres du 2ème ordre
Fonction de transfert d’un filtre passe-bas
Si z>1 : ω 1 , ω 2 = ω 0 (z ± z2 − 1) (apériodique – amorti)
K
T= ω1 = ω2 = ω0
ω ω Si z=1 : (critique)
1 + 2zj + (j )2
ω0 ω0 Si z<1 : ω 1 , ω 2 = ω 0 (z ± j 1 − z2 ) (oscillant - non amorti)
1
si z∈ ;1 dépassement en rép indicielle, mais
2 sans oscillation, donc pas de
résonance apparaissant dans Bode
Vs Y1 Y3
= − Y4 Y5
Ve Y5 (Y1 + Y2 + Y3 + Y4 ) + Y3 Y4
Y1 A B
-
Y3 +
ve Y2 vs
Ve
-Vsat -U
blocage U
Ex bipolaire:
bloqué quand IB~0 - régime saturé : Vs = ± Vsat
saturé quand IB>IC/βmin
Utilisation: ~interrupteur, comparateur, trigger,
multivibrateur … 121
FC2-2008 Électronique – F. Pasquier/O.Stienne
Oscillation
Oscillateurs sinusoïdaux
Système actif générant un signal sinusoïdal
Pulsation ω0 ; amplitude constante V
Alim.
Oscillateur V.sin ω 0 t
Performances
Pureté spectrale
Stabilité en fréquence
Stabilité en amplitude
FC2-2008 Électronique – F. Pasquier/O.Stienne 122
Oscillateur - Principe
Structure : système bouclé sans entrée
V1F Ampli. Vs
HF0
V1R
Réaction
HR
condition d’oscillation: HF0.HR=1
Réalisable pour une seule fréquence f0
Système comprend un filtre sélectif
HR (jω 0 ) = 1 / 3 R1
R2
R1
=> HF0 = 3 = 1 +
R2
Ampli.
=> R1=2R2 R C R C
Filtre de CR
Oscillateur à f0
t mE0/2
ω0
ω0 − ω ω0 + ω
E0
Taux de modulation m
Porteuse : e(t) = E0 cos(ω 0 t + φ 0 ) LSB
ω
USB
0
θ (porteuse)
Pour transmissions haute fidélité
Composantes
Porteuse : e(t) = E0 sin θ avec θ = ω 0 t + φ 0 t
Signal modulant : s(t) = S cos ω t
θ(t)
Signal modulé : Ω (t) = ω 0 + kS cos ω t = ω 0 + ∆ Ω cos ω t Ω(t1)
t ∆Ω
θ (t) = ∫ 0
(ω 0 + ∆ Ω cos ω t)dt = ω 0 t +
ω
sin ω t
Ru
HF R2 β S
RE CE vS = − (R C // R U )E0 {1 − m cos(ω mt)} cos(ω 0 t)
h11 VE
VE
BF
A K
A K
P N P N
G
A1 A2
ou MT1 ou MT2
Extrait de http://perso.wanadoo.fr/e-lektronik/LEKTRONIK/index(1).htm
Extrait de http://perso.wanadoo.fr/e-lektronik/LEKTRONIK/index(1).htm
Applications
Isolation galvanique
Alimentations Modèle sur châssis tôlé Modèle moulé
ou à étrier (encapsulated)
Échantillonnage
et quantification
5 6 5 2 1 2 Codage binaire
Théorème de Shannon :
Fréquence d’échantillonnage doit
être au moins 2 fois plus élevée
que la plus haute fréquence contenue
dans le signal utile à échantillonner
Principe :
Structure générale
d’un CNA :
NON (NOT)
NOT : A
A A
0 1
A A 1 0
OU (OR)
OR : A + B
A B A+B
A+0 = A 0 0 0
A+1 = 1 0 1 1
1 0 1
A 1 1 1
A+B
B
ET (AND)
AND : A . B
A B A.B
A.0 = 0 0 0 0
A.1 = A 0 1 0
1 0 0
A 1 1 1
A.B
B
NAND : A.B A
A.B
B
NOR : A+B
A A+B
B
OU EX (XOR)
XOR : A + B
A B A⊕B
A⊕B = A.B + A.B 0 0 0
0 1 1
1 0 1
A A⊕B 1 1 0
B
Autres propriétés :
A+A = 1
A.A = 0
A+AB = A+B
A. De Morgan (1806-1871)
…
Commande de sel.
(adresse)
FC2-2008 Électronique – F. Pasquier/O.Stienne 164
Fonctions combinatoires
Encodeur : codage des entrées (ex: valeur
indiquée par les sorties indique le n° de l’entrée
active)
Décodeur : décodage des entrées (ex: sortie
active déterminée par la valeur binaire présente
sur les entrées)
. .
N sorties N entrées
…
. . 2N sorties
…
2 entrées
N . .
encodeur décodeur
FC2-2008 Électronique – F. Pasquier/O.Stienne 165
Fonctions combinatoires
Additionneur binaire
Comparateur binaire
A A A=B
Sum
B
Cin
+ Cout B
A<B
A>B
additionneur comparateur
rotations, complémentation, OU
bit à bit, ET bit à bit, OU opération
exclusif...)
F1 F0 opération
A
B 0 0 S=A and B
S
0 1 S=A or B
1 0 S=not A
+ 1 1 S=A+B+Cin
Cin Cout
unité arithmétique
F0
décodeur
F1
FC2-2008 Électronique – F. Pasquier/O.Stienne 168
Logique séquentielle
Définition :
sorties(t) = f([entrées(t)],état interne(t))
état interne(t+1) = g(entrées(t),état
interne(t))
Et Rés. St Et St
Réseau
Xt+1 Xt comb
Réseau
Xt+1 Xt Rés.
de comb
combinatoire combinatoire
sortie de
Xt d’entrée Xt d’entrée
sortie
R Q 1 0 1 (set)
1 1 Qn (maintien)
R
S
Q
Reset Set
EN 0 X Qn
verrouillage
Q 1 0 0
D R
Transparence
Qn+1=D
1 1 1
PRE 0 0 Qn maintien
J Q 1 0 1 mise à 1
CK
K Q 0 1 0 mise à 0
1 1 Qn toggle
CLR
E D Q D Q D Q D Q
CK
CK
E
QA
QB
QC
QD
écriture
FC2-2008 Électronique – F. Pasquier/O.Stienne 180
Mémoires
Types de mémoire
Mémoire volatile : RAM (Random Access
Memory), SRAM (Static RAM), DRAM
(Dynamic RAM), MRAM (Magnetic RAM)
Mémoire non volatile : ROM (Read-Only
Memory), [E[E]]PROM
([Electrically[Erasable]] Programmable
ROM, OTP (One-Time Programmable),
Flash
Q Q Q Q
QA QB QC QD
Inconvénient : états transitoires dus aux
temps de propagation des bascules
D Q D Q D Q
Q Q Q
QA QB QC
CK
VA
R VA VS Seuil de
VE basculement
VS
R
FC2-2008 Électronique – F. Pasquier/O.Stienne 187
Précautions
Etats transitoires et parasites
Pour éviter de mémoriser états transitoires,
synchroniser les entrées asynchrones
De même, attention aux parasites générés
par les réseaux combinatoires (surtout
pour la sortie)
Solution: latcher les sorties, mais les retarde
d’un coup d’horloge
Initialisation au démarrage
IC RC
Point de fonctionnement
IB
IE VCE
VBE
bloqué I =0
B
VCE
VCEsat VCC
FC2-2008 Électronique – F. Pasquier/O.Stienne 190
Circuits intégrés logiques
Classification suivant leur technologie de
fabrication
Famille TTL (transistor-transistor logic) : à base de
transistors bipolaires
Famille CMOS : à base de transistors à effet de
champ MOS
Gamme d’alimentation plus large
Sortance plus élévée
Consommation statique très faible
Conso dynamique proportionnelle à la fréquence
Trigger de Schmitt
Opto-coupleur
FC2-2008 Électronique – F. Pasquier/O.Stienne 198
Circuits spécifiques
Circuits personnalisés : ASICs (Application Specific
Integrated Circuits), ASSPs (Application Specific Standard
Products)…
Standard cells ou full-custom
Circuits semi-custom : déjà réalisés sauf
dernière étape de personnalisation
programmation des interconnexions par
l’utilisateur pour les circuits programmables
Métallisation des interconnexions par le fondeur
pour les circuits prédiffusés (gate arrays)
O2 O1 O0
FC2-2008 Électronique – F. Pasquier/O.Stienne 201
Circuits programmables
PAL (Programmable Array Logic)
réseau OU figé; réseau ET programmable
macrocellule programmable en sortie
sortie combinatoire ou registrée
choix de la polarité (positive ou négative)
output, inout (bidirectionnel), input
macrocellule d’entrée : entrée registrée ou non
PROM (Programmable ROM)
réseau ET figé
entrées sorties
aiguilleur CMFP aiguilleur
mémoire
FC2-2008 Électronique – F. Pasquier/O.Stienne 208
Logique programmée
Solution séquentielle – logique
programmée Mémoire programme
(instructions)
soustraction
addition
1. Programmer le CMFP
en additionneur et y CPU
Unité de
appliquer A et B horloge
contrôle
2. Stocker résultat A+B
en mémoire (M) CMFP S
3. Programmer le CMFP (ALU)
en soustracteur et y
appliquer M et C A
4. Sortir résultat S=M-C B
C
M: A+B Mémoire de données
FC2-2008 Électronique – F. Pasquier/O.Stienne 209
Comparaison Logique câblée
Logique programmée
Une opération logique ou arithmétique
peut être effectuée par
Un circuit spécialisé combinatoire et/ou
séquentiel = logique câblée = solution
matérielle
Un système à microprocesseur avec un
programme = logique programmée =
solution logicielle
logique programmée
complexité
petits systèmes grands systèmes
FC2-2008 Électronique – F. Pasquier/O.Stienne 211
Synthèse
Électronique: traitement de signaux
électriques qui contiennent de l’information
Amplification
Filtrage
Commutation
Oscillation
Modulation
Traitement numérique
Composants électroniques : 5 éléments de
base
Toute modélisation permet de s’y ramener
Z=[ρ,θ]=ρejθ=a+jb avec b
ρ
a=ρcosθ; b=ρsinθ θ
2 2 O
ρ = a + b ; tanθ=b/a a R
ρ = Z.Z *
ejωt=cosωt + j sinωt
n→ ∞
1 T
f(t) = ∑ e jnω 0 t
∫ f(t)e − jnω 0 t dt
Soit, en nutilisant
→ −∞
: T 0