Chapitre IV Les Bascules

Figure VI.1 Schéma bloc d’un circuit séquentiel.

Tableau VI.1 Comparaison entre circuits combinatoires et séquentiels.

Circuits combinatoires Circuits séquentiels

Les sorties, à tout instant, dépendent non

Les sorties, à tout instant, dépendent seulement des variables d'entrée actuelles, mais
uniquement des variables d'entrée actuelles. également de l'état précédent, c'est-à-dire de
l'historique du système.

La mémorisation est nécessaire pour stocker

La mémorisation n'est pas nécessaire.
l'historique des variables.

Plus rapides car le retard entre l'entrée et la

sortie est dû seulement au retard de propagation Plus lents que les circuits combinatoires.
des portes.

Plus faciles à concevoir Relativement difficiles à concevoir.

Tableau VI.2 Comparaison entre circuit séquentiel synchrone et asynchrone.

Circuits séquentiels synchrones Circuits séquentiels asynchrones

La modification des signaux d'entrée ne peut Dans les circuits asynchrones, la modification des
affecter les éléments de mémoire que lors de signaux d'entrée peut affecter les éléments de
l'activation par le signal d'horloge. mémoire à tout instant.
Dans les circuits synchrones, les éléments de Dans les circuits asynchrones, les éléments de
mémoire sont des bascules équipées d’une mémoire sont soit des bascules non cadencées ou des
entrée horloge (cadencés). éléments de temporisation.
Une horloge n’est pas nécessaire. les changements
Une horloge est nécessaire. Les signaux
d'état des composants ne dépendent que du temps de
périodiques de l'horloge servent à
réaction des composants et du temps de propagation
synchroniser tous les changements d'état
des signaux
La vitesse de fonctionnement dépend de Puisque l'horloge n'est pas présente, les circuits
l’horloge et vitesse maximale de l'horloge asynchrones peuvent fonctionner plus rapidement
dépend des délais impliqués. que les circuits synchrones.
Ils sont plus faciles à concevoir. Plus difficile à concevoir.

H. AKROUM/ISE/FT/UMBB 90
Chapitre VI Les Bascules
Tableau VI.3 Table de vérité d’un latch SR.
Entrées Sortie
Mode de fonctionnement
S R Qn+1
Sortie inchangée
0 0 Qn Mémorisation de l’état précèdent
0 1 0 Reset (mise à zéro)
1 0 1 Set (mise à un)
1 1 X Interdit* Figure VI.2 Symbole d’un latch SR.
*dans cette situation 𝑄 = 𝑄̅ ce qui n’est pas logique.
𝑄 = 𝑄̅ = 0 si la bascule est réalisée avec des NOR.
𝑄 = 𝑄̅ = 1 si la bascule est réalisée avec des NAND.
L’état SR=11 est interdit (une indétermination à proscrire).

Exercice VI.1 : Donner le tableau de Karnaugh de Q n+1 puis déduire son équation logique.
Solution

̅ 𝑸𝒏 + 𝑺
𝑸𝒏+𝟏 = 𝑹

Exercice VI.2 : Une bascule SR est attaquée par les deux signaux montrés par la Figure VI.3. En utilisant la
table de vérité de la bascule SR (Tableau VI.3.), déterminer la forme d'onde Q (Supposer qu'au départ Q =
0).

Figure VI.3
Solution

• Initialement (t<t1), SR=00, qui n'a aucun effet sur Q, et donc Q=0.
• A t=t1, l’entrée S (SET) passe à 1 avec R=0, c’est une mise à 1, donc Q sera mise à 1 et y restera
même après le retour de S à 0 à t=t2 (entre t2 et t3 on a SR=00, donc Q gardera sa valeur précédente
(Q=1)).
• A t=t3, l'entrée R (RESET) passe à l'état HAUT avec S=0, c’est une mise à zéro, donc Q=0 et y restera
même après que R retourne à 0 à t=t4.
• L'impulsion RESET à t=t5 n'a aucun effet sur Q car Q est déjà à zéro.
• L'impulsion SET à t=t6 remet à nouveau Q à 1 et y restera.
• La forme d'onde Q est présentée par la Figure VI.4.

H. AKROUM/ISE/FT/UMBB 91
Chapitre VI Les Bascules

Figure VI.4 Solution de l’exercice VI.2.

Analyse du circuit de la bascule SR

Les bascules SR les plus fréquemment rencontrés sont réalisés avec deux portes NOR ou deux portes
NAND. L’analyse de ces circuits peut se faire comme suit :

• On se donne un état initial,

• On essaie toutes les entrées possibles,
• Pour chaque cas:
• On propage les signaux partout dans le circuit,
• Si quelque chose change, on poursuit l’analyse,
• On continue jusqu’à ce que plus rien ne change.

1. Analyse de la bascule SR avec portes NOR

On se donne un état de départ 𝑄 = 1 et 𝑄̅ = 0.

État initial
Rappelons que la sortie d’une porte NOR est à ‘1’ Si et Seulement Si
toutes ses entrées sont à ‘0’.

Si l’entrée devenait S=0, R=0 :

• Le NOR du haut donnerait ‘0’

• Le NOR du bas donnerait ‘1’ Rien n’a changé
• Rien n’a changé.
• Le circuit est stable.
Si l’entrée devenait S=1, R=0 :

• Le NOR du haut donnerait ‘0’

• Le NOR du bas donnerait ‘1’ (mise à un) Q=1
• Rien n’a changé.
• Le circuit est stable.

Si l’entrée devenait S=0, R=1 :

• Le NOR du haut donnerait ‘0’ Q=0

• Le NOR du bas donnerait ‘0’ quelque soit l’état de
l’autre entrée de cette porte NOR (mise à zéro).

H. AKROUM/ISE/FT/UMBB 92
Chapitre VI Les Bascules

Ici, la sortie du bas a changé : Q=1 devient Q=0

Examinons la sortie du haut :

La sortie du haut a changé aussi et devient ‘1’

La sortie du bas ne change plus

Le circuit s’est stabilisé

Si l’entrée devenait S=1, R=1 :

• Le NOR du haut donnerait ‘0’

• Le NOR du bas donnerait ‘0’

La sortie du bas a changé : Q=0 devient Q=1

̅ =𝟎
𝑸=𝑸
La sortie du haut n’a pas changé et reste à ‘0’
‘‘Interdit‘’
Le circuit est stable.

Les sorties Q et Q’ doivent être complémentaires

Puisque les 2 sont égaux, il y a contradiction (inacceptable
logiquement)
Pour cette raison, on dit que l’entrée “SR=11” est interdite.
On peut reprendre l’analyse avec d’autres valeurs et états initiaux : La table de vérité de la bascule SR
avec portes NOR nous donnera toujours la table de vérité suivante :

S R 𝑸 ̅
𝑸

0 0 Valeur précédente Valeur précédente

0 1 0 1

1 0 1 0

1 1 0 (interdit) 0 (interdit)

2. Analyse de la bascule SR avec portes NAND

La bascule SR avec portes NAND est montré par la Figure VI.5. L'utilisation des deux inverseurs sur les
lignes d'entrée nous permet de travailler en logique positive et de retrouver une table de vérité
comparable à celle de la bascule SR avec portes NOR.

H. AKROUM/ISE/FT/UMBB 93
Chapitre VI Les Bascules

Figure VI.5 La bascule SR avec portes NAND

L’analyse de la bascule SR-NAND sera effectuée d’une manière différente à celle de la bascule SR-NOR.

Avant d’aborder l’analyse :

• Rappelons que pour une porte NAND on a : 𝑁𝐴𝑁𝐷(0, 𝑌) = 1 et 𝑁𝐴𝑁𝐷(1, 𝑌) = 𝑌̅.

• De la Figure VI.5 on peut écrire :

𝑄𝑛+1 = 𝑁𝐴𝑁𝐷(𝑆̅, 𝑄̅𝑛 ) et 𝑄̅𝑛+1 = 𝑁𝐴𝑁𝐷(𝑅̅ , 𝑄𝑛 )

Cas 𝑺𝑹 = 𝟎𝟎 : cela veut dire ̅

𝑺𝑹̅ = 𝟏𝟏

𝑄𝑛+1 = 𝑁𝐴𝑁𝐷(1, 𝑄̅𝑛 ) = 𝑄𝑛 et 𝑄̅𝑛+1 = 𝑁𝐴𝑁𝐷(1, 𝑄𝑛 ) = 𝑄̅𝑛 (valeur précédente)

C'est l'état mémoire.

Cas 𝑺𝑹 = 𝟏𝟎 : cela veut dire ̅

𝑺𝑹̅ = 𝟎𝟏

𝑄𝑛+1 = 𝑁𝐴𝑁𝐷(0, 𝑄̅𝑛 ) = 1

Et donc on a : 𝑄̅𝑛+1 = 𝑁𝐴𝑁𝐷(1,1) = 0

C'est une mise à 1.

̅𝑹
Cas 𝑺𝑹 = 𝟎𝟏 : cela veut dire 𝑺 ̅ = 𝟏𝟎

𝑄̅𝑛+1 = 𝑁𝐴𝑁𝐷(0, 𝑄̅𝑛 ) = 1

Et donc on a : 𝑄𝑛+1 = 𝑁𝐴𝑁𝐷(1,1) = 0

C'est une mise à 0.

Cas 𝑺𝑹 = 𝟏𝟏 : cela veut dire ̅

𝑺𝑹̅ = 𝟎𝟎

𝑄𝑛+1 = 𝑁𝐴𝑁𝐷(0, 𝑄̅𝑛 ) = 1

𝑄̅𝑛+1 = 𝑁𝐴𝑁𝐷(0, 𝑄𝑛 ) = 1

C'est un cas interdit car 𝑄 = 𝑄̅ = 1 : cela veut dire que les deux sorties ne sont plus complémentaires
(inacceptable logiquement).

La table de vérité de la bascule SR avec portes NAND nous donnera toujours la table de vérité suivante :

S R 𝑸 ̅
𝑸

0 0 Valeur précédente Valeur précédente

0 1 0 1

H. AKROUM/ISE/FT/UMBB 94
Chapitre VI Les Bascules

1 0 1 0

1 1 1 (interdit) 1 (interdit)

Bascule SR avec entrée de validation (verrou RST ou RSH)

Figure VI.6 Le verrou SR avec entrée de validation (bascule RST).

Tableau VI.4 Table de vérité de la bascule RST.

T S R Qn Qn+1 Etat
1 0 0 0 0 Sortie inchangée
1 0 0 1 1 Mémorisation de l’état précèdent
1 0 1 0 0
Reset
1 0 1 1 0
1 1 0 0 1
Set
1 1 0 1 1
1 1 1 0 X
Interdit
1 1 1 1 X
0 X X 0 0
Sortie inchangée
0 X X 1 1

Exercice VI.3 : Déduire la forme d’onde de la sortie Q de la bascule D montré par la Figure VI.7.
(Initialement Q=0).

Figure VI.7
Solution Pour CLK1 il y aura maintien de l’état précédent.

Il n’y aura possibilité de changement, en fonction de S et R, que durant les impulsions 1 à 7 où on a CLK=1.

Durant l’impulsion 1 : SR=00 donc maintien de l’état précédent (Q=0). Après l’impulsion 1, CLK devient
égale à 0, donc Q est maintenue à 0.
Durant l’impulsion 2 : SR=10 donc on a une mise à 1 (Q=1). Après l’impulsion 2, CLK devient égale à 0,
donc Q est maintenue à 1 (remarquer que la mise à 1 (SR=10 n’est pas prise en compte).
Durant l’impulsion 3 : SR=00 donc maintien de l’état précédent (Q=1). Après l’impulsion 3, CLK devient
égale à 0, donc Q est maintenue à 1 (remarquer que la mise à 0 : SR=01 n’est pas prise en compte).
Durant l’impulsion 4 : SR=01 donc on a une mise à zéro (Q=0). Après l’impulsion 4, CLK devient égale à 0,
donc Q est maintenue à 0 (remarquer que la mise à 1 : SR=10 n’est pas prise en compte).

H. AKROUM/ISE/FT/UMBB 95
Chapitre VI Les Bascules
Durant l’impulsion 5 : SR=10 donc on a une mise à 1 (Q=1). Après l’impulsion 5, CLK devient égale à 0,
donc Q est maintenue à 1 (remarquer que pendant le temp où CLK=0 les changements de S et R n’ont
aucun effet).
Durant l’impulsion 6 : SR=01 donc on a une mise à zéro (Q=0). Après l’impulsion 6, CLK devient égale à 0,
donc Q est maintenue à 0.
Durant l’impulsion 7 : On a SR=10 (une mise à 1) puis on a SR=01 (une mise à zéro).

Figure VI.8 Solution de l’exercice VI.3

Bascule RST avec Preset et Clear

Il est également possible d'ajouter à la bascule RST des entrées permettant de forcer l'état de la bascule,
et ceci même en l'absence de signal T. Un exemple de circuit est donné par la Figure VI.9.

Figure VI.9 Bascule RST avec Preset et Clear.

Le verrou (latch) D

Figure VI.10 Réalisation d’un verrou D en utilisant une bascule RST.

Tableau VI.5 Table de vérité de la bascule D.

T D Qn Qn+1 Etat
1 0 X 0 Reset
1 1 X 1 Set
0 X X Qn Pas de changement
L’équation logique du verrou D est :
̅ 𝑸𝒏 + 𝑻𝑫
𝑸𝒏+𝟏 = 𝑻

H. AKROUM/ISE/FT/UMBB 96
Chapitre VI Les Bascules
Déclenchement de bascules par état ou par front
Une bascule ayant une entrée de validation ne change d’état que si un signal supplémentaire est appliqué
sur cette entrée, appelé généralement entrée d’horloge (notée T, H, CLK ou CK). Le déclenchement peut
se faire par état (bas ou haut) ou par front (montant ou descendant).
Déclenchement par état
Lors du déclenchement par niveau, l'état de sortie est autorisé à changer en fonction de l'entrée que
lorsque le niveau actif (haut '1' ou bas '0') est maintenu à l'entrée de validation. Il existe donc deux types
de déclenchement par niveau :

1. Déclenchement par niveau positif (niveau haut ou high)

La sortie du verrou ne répond aux changements d'entrée que lorsque son entrée d'activation est à 1
(HIGH). La Figure VI.11 montre une bascule SR déclenchable par niveau haut.

Figure VI.11 Bascul SR déclenchable par niveau haut.

2. Déclenchement par niveau négatif (niveau bas ou low)
La sortie du verrou ne répond aux changements d'entrée que lorsque son entrée d'activation est à 0 (LOW).
La Figure VI.11 montre une bascule SR déclenchable par niveau bas.

Figure VI.12 Bascul SR déclenchable par niveau bas.

(Remarquer le symbole d’une bascule SR déclenchable par niveau bas : il y a une bulle sur l’entrée CLK)
3. Inconvénients de la synchronisation sur niveau
La synchronisation sur niveau a beaucoup d’inconvénients : la bascule est sensible aux entrées pendant
toute la durée de l’état de l’horloge au niveau haut (ou au niveau bas). Si, pendant que CLK =1 (ou CLK=0),
des parasites apparaissent sur les entrées S et R, ils peuvent entrainer des changements d’état imprévus
sur la sortie Q. Afin de minimiser au maximum la durée de cet état sensible, on s’arrange pour que la
bascule reste dans son état mémoire sauf pendant un bref instant, juste au moment où l’entrée de
validation passe de 0 à 1 (ou de 1 à 0). La bascule est dite synchronisée sur front.

Déclenchement par front

1. Déclenchement par front montant

Figure VI.13 Bascule D déclenchable par front montant.

H. AKROUM/ISE/FT/UMBB 97
Chapitre VI Les Bascules
(Remarquer le symbole d’une entrée déclenchable par front montant : il y a un triangle sur l’entrée CLK)
2. Déclenchement par front descendant

Figure VI.14 Bascule D déclenchable par front descendant.

(Remarquer le symbole d’une entrée déclenchable par front descendant : il y a un triangle et une bulle sur l’entrée CLK)

3. Circuit détecteur de front

La détection de front peut se faire avec un circuit différentiateur (circuit RC). La Figure VI.15 (a) montre
un circuit détecteur de front montant utilisant des portes logiques. La porte inverseuse produit un retard
de quelques nanosecondes pour que les transitions de ̅̅̅̅̅̅
𝐶𝐿𝐾 se produisent un peu après celles de 𝐶𝐿𝐾. La
porte AND produit donc un état haut en sortie pendant quelques nanosecondes (lorsque 𝐶𝐿𝐾 et ̅̅̅̅̅̅ 𝐶𝐿𝐾 sont
tous deux à l'état haut). Le résultat est une impulsion très brève CLK*. Le circuit de la Figure VI.15 (b)
montre un circuit détecteur de front descendant.

Comme le signal CLK* est à l'état haut pendant seulement quelques nanosecondes, Q n'est affecté par les
niveaux à S et R que pendant une très courte période pendant et après l'apparition du front actif de CLK.
C'est ce qui donne à une bascule sa propriété "déclenchable par front" (edge-triggered flip-flop).

Figure VI.15 Exemples de circuits détecteurs de front : (a) détecteur de front montant, (b) détecteur de
front déscendant. La durée des impulsions CLK* est très brève (généralement de 2 à 5 ns).

Bascule SR synchrone
La Figure VI.16 montre un circuit et le symbole la bascule SR synchrone déclenchable par front montant.
Le circuit est similaire au verrou SR sauf que le signal de validation est remplacé par l'impulsion d'ho rloge
(CLK) suivie par le circuit de détection de front montant. Sa table de vérité est donnée par le Tableau VI.6.

Figure VI.16 Schéma et symbole d’une bascule SR synchrone déclenchable par front montant.

H. AKROUM/ISE/FT/UMBB 98
Chapitre VI Les Bascules
Tableau VI.6 Table de vérité d’une bascule SR synchrone déclenchable par front montant.
Entrées Sorties
Mode de fonctionnement
CLK S R Qn+1
Sortie inchangée
 0 0 Qn Mémorisation de l’état précèdent
 0 1 0 Reset (mise à zéro)
 1 0 1 Set (mise à un)
 1 1 X Interdit
Pour les autres situations de CLK (haut, bas et front descendant) la sortie reste inchangée.

Exercice VI.4 : Déduire la forme d’onde de la sortie Q de la bascule SR montré par la Figure VI.17.
(Initialement Q=0).

Figure VI.17
Solution

Nous avons une bascule SR synchrone déclenchable pas front descendant. Sa table de vérité est comme
suit :
Tableau VI.7 Table de vérité d’une bascule SR synchrone déclenchable par front descendant.
Entrées Sorties
Mode de fonctionnement
CLK S R Qn+1
Sortie inchangée
 0 0 Qn Mémorisation de l’état précèdent
 0 1 0 Reset (mise à zéro)
 1 0 1 Set (mise à un)
 1 1 X Interdit
Pour les autres situations de CLK (haut, bas et front montant) la sortie reste inchangée.

Comme le montre la Figure VI.18, la sortie du circuit répond aux entrées S et R uniquement aux fronts
descendants des impulsions d'horloge. À tout autre moment, la bascule SR ne répondra pas aux
changements d'entrée.

Figure VI.18 Solution de l’exercice VI.4.

H. AKROUM/ISE/FT/UMBB 99
Chapitre VI Les Bascules
Exercice VI.5 : Déduire la forme d’onde de la sortie Q de la bascule SR montré par la Figure VI.19.
(Initialement Q=0).

Figure VI.19
Solution Nous avons une bascule SR synchrone déclenchable pas front montant. Sa table de vérité est
donnée par le Tableau VI.6. Comme le montre la Figure VI.20, la sortie du circuit répond aux entrées S et
R uniquement aux fronts montants des impulsions d'horloge. À tout autre moment, la bascule SR ne
répondra pas aux changements d'entrée.

Figure VI.20 Solution de l’exercice VI.5.

Bascule D synchrone

Tableau VI.8
CLK D Qn+1
 0 0
 1 1
0, 1 ou  X Qn

Figure VI.21 Schéma, symbole et table de vérité d’une bascule D synchrone déclenchable par front
montant.

Exercice VI.6 : Déduire la forme d’onde de la sortie Q de la bascule D montré par la Figure VI.22.
(Initialement Q=0).

Figure VI.22
Solution Nous avons une bascule D synchrone sur front descendant. Sa table de vérité est comme suit :

H. AKROUM/ISE/FT/UMBB 100
Chapitre VI Les Bascules
Tableau VI.9 Table de vérité d’une bascule D
synchrone sur montant.
CLK D Qn+1
 0 0
 1 1
0, 1 ou  X Qn
Comme le montre la Figure VI.23, la sortie du circuit Q prend la valeur de l’entrée D uniquement aux fronts
descendants des impulsions d'horloge. À tout autre moment, la bascule D ne répondra pas aux
changements d'entrée.

Figure VI.23 Solution de l’exercice VI.6.

Exercice VI.7 : Déduire la forme d’onde de la sortie Q de la bascule D montrée par la Figure VI.24.
(Initialement Q=0).

Figure VI.24
Solution Nous avons une bascule D synchrone sur front montant. Sa table de vérité est donnée par le
Tableau VI.8. Comme le montre la Figure VI.25, la sortie du circuit Q prend la valeur de l’entrée D
uniquement aux fronts montants des impulsions d'horloge. À tout autre moment, la bascule D ne répondra
pas aux changements d'entrée.

Figure VI.25 Solution de l’exercice VI.7.

Exercice VI.8 : Déduire la fonction Qn+1 de bascule D montrée par la Figure VI.26.

Figure VI.26

H. AKROUM/ISE/FT/UMBB 101
Chapitre VI Les Bascules
Solution

On remarque, de la Figure VI.26, que la sortie 𝑄̅ de la bascule D est connectée à son entrée D, la sortie de
la bascule D passera donc de 0 à 1 ou de 1 à 0 à chaque front montant de la bascule D (Basculement ou
toggle en anglais), d’où :

𝑄𝑛+1 = 𝑄̅𝑛

Bascule JK synchrone

Figure VI.27 Réalisation d’une bascule JK synchrone sur front montant en utilisant une Bascule SR
synchrone sur front montant.

Figure VI.28 Réalisation d’une bascule JK synchrone sur front montant en utilisant des portes NAND.

Exercice VI.9 : Connaissant le fonctionnement de la bascule RS analyser le fonctionnement de la bascule

JK. Déduire sa table de vérité.

Solution On a S= JQ et R=KQ. Pour chaque front montant on aura l’un des cas suivants :

Cas 1 : J = K = 0
On a donc S = R = 0. Selon la table de vérité de la bascule SR, il n'y aura pas de changement dans la sortie
pour SR=00. Lorsque les entrées J = K = 0, la sortie ne change pas.
Si JK=00 alors Qn+1=Qn
Cas 2: J = 1 et K = 0
Pour 𝑄𝑛 = 0 et 𝑄̅𝑛 = 1 avec J = 1 et K = 0 on a donc S = 1 et R = 0. Selon la table de vérité de la bascule
SR, on a une mise à 1 d'où Qn+1=1.

Pour 𝑄𝑛 = 1 et 𝑄̅𝑛 = 0 avec J = 1 et K = 0 on a donc S = 0 et R = 0. Puisque pour SR = 00, il n'y a pas de

changement dans la sortie on a donc, Qn+1 = 1.

Si JK = 10 alors Qn+1=1 (mise à 1).

Cas 3: J = 0 et K = 1
Pour 𝑄𝑛 = 0 et 𝑄̅𝑛 = 1 avec J = 0 et K = 1 on a S = 0 et R = 0. Puisque pour SR = 00, il n'y a pas de
changement dans la sortie on a donc, Qn+1= 0.

H. AKROUM/ISE/FT/UMBB 102
Chapitre VI Les Bascules
̅
Pour 𝑄𝑛 = 1 et 𝑄𝑛 = 0 avec J = 0 et K = 1 on a S = 0 et R = 1. Selon la table de vérité de la bascule SR, il
s'agit d'un état de réinitialisation et la sortie Q sera 0.
Les entrées J = 0 et K = 1, rendent Q = 0 (mise à 0).
Si JK=01 alors Qn+1=0 (mise à 0).
Cas 4: J = K = 1
Pour 𝑄𝑛 = 0 et 𝑄̅𝑛 = 1 avec J = K = 1 on a S = 1 et R = 0. Il s'agit d'une mise à 1 et la sortie sera 1.
Pour 𝑄𝑛 = 1 et 𝑄̅𝑛 = 0 avec J = K = 1 on a S = 0 et R = 1. Il s'agit d'une mise à zéro et la sortie sera 0.

Remarquer que pour JK=11 : si Qn=0 alors Qn+1=1 et si Qn=1 alors Qn+1=0. Avec JK=11 la bascule JK change
d’état à chaque transition 0‐1 (front montant) de l’horloge.
Si JK=11 alors 𝑸𝒏+𝟏 = 𝑸 ̅𝒏
(Basculement ou Toggle en anglais)
Le Tableau VI.10 montre la table de vérité de la bascule JK déclenchable par front montant.

Tableau VI.10 Table de vérité d’une bascule JK synchrone

sur front montant.
CLK J K 𝑸𝒏+𝟏 Mode
 0 0 𝑄𝑛 Maintien
 0 1 0 RESET
 1 0 1 SET
 1 1 𝑄̅𝑛 Toggle
0,1 ou  x x 𝑄𝑛 Maintien

Exercice VI.10 : Déduire la forme d’onde de la sortie Q de la bascule SR montré par la Figure VI.29.
(Initialement Q=1).

Figure VI.29
Solution

Pour chaque front montant, on examine les entrées J et K et en utilisant le Tableau VI.11 (table de vérité
d’une bascule JK synchrone sur front montant), on aboutit au chronogramme de la Figure VI.30.

Figure VI.30 Solution de l’exercice VI.9.

Bascule T
Comme il est montré par la Figure VI.31 une bascule T est obtenue en appliquant les mêmes valeurs aux
deux entrées d'une bascule JK.

H. AKROUM/ISE/FT/UMBB 103
Chapitre VI Les Bascules

Figure VI.31 La bascule T.

Exercice VI.11 : En utilisant la table de vérité de la bascule JK (Tableau VI.10), déduire la table de vérité
de la bascule T.

Solution

Mode Tableau VI.12 Table de

CLK J K 𝑸𝒏+𝟏
J=K=0  T=0 vérité d’une bascule T.
 0 0 𝑄𝑛 Maintien CLK T 𝑸𝒏+𝟏
 0 1 0 RESET   0 𝑄𝑛
 1 0 1 SET
J=K=1  T=1  1 𝑄̅𝑛
 1 1 𝑄̅𝑛 Toggle
0,1 ou  x x 𝑄𝑛 Maintien 0,1 ou  X 𝑄𝑛

Figure VI.32 Solution de l’exercice VI.11.

Exercice VI.12 : Reportez-vous à la Figure VI.33 et déterminez la forme d'onde de sortie Q. (initialement
Q=1).

Figure VI.33

Solution

Nous avons une bascule T déclenchable par front descendant. Comme le montre la Figure VI.34, la sortie
du circuit répond à l’entrées T uniquement aux fronts descendants des impulsions d'horloge. À tout autre
moment, la bascule ne répondra pas aux changements d'entrée.

Figure VI.34 Solution de l’exercice VI.12.

Diviseur de fréquence par 2n

Les circuits de la Figure VI.35 sont des diviseurs de fréquence (division par deux) :

H. AKROUM/ISE/FT/UMBB 104
Chapitre VI Les Bascules
• Si nous connectons la sortie 𝑄 d'une bascule D à son entrée (voir l'exercice VI.8) alors : l'état de la sortie
̅
est inversé à chaque cycle d'horloge.
• Si J=K=1 (voir l'exercice VI.9-cas-4) alors l'état de la sortie est inversé à chaque cycle d'horloge.
• Une bascule D est une bascule SR avec S=D et R=𝑄̅, donc : Si nous connectons la sortie 𝑄̅ d'une bascule
SR à son entrée S et sa sortie Q à son entrée R alors : l'état de la sortie est inversé à chaque cycle
d'horloge.
• Si T=1 (T=J=K) alors l 'état de la sortie est inversé à chaque cycle d'horloge.
̅𝒏
Dans tous les cas cités, nous avons 𝑸𝒏+𝟏 = 𝑸

Donc si le signal d’horloge a une fréquence f la sortie aura une fréquence f/2.

Figure VI.35 Bascules D, JK, SR et T montées en diviseur de fréquence par 2.

La mise en cascade de n diviseur par deux permet d’avoir un diviseur par 2n.

Exercice VI.13 :

Deux circuits intégrés CD4013 (circuit double bascule D) U1 et U2 ont été montés comme montré par la
Figure VI.36. Déduire les fréquences f1, f2, f3 et f4.

Figure VI.36 Circuit diviseur de fréquence.

Solution

Chaque bascule est montée en diviseur de fréquence par 2. Les bascules sont en cascade. D’où :
𝑓𝑒 𝑓1 𝑓𝑒 𝑓2 𝑓𝑒 𝑓3 𝑓𝑒
𝑓1 = = 8𝐾𝐻𝑧 ; 𝑓2 = = = 4𝐾𝐻𝑧 ; 𝑓3 = = = 2𝐾𝐻𝑧 et 𝑓4 = = = 1𝐾𝐻𝑧.
2 2 4 2 8 2 16

Applications des bascules

On a vu qu’une bascule peut être utilisée :

• Comme élément de mémoire.

• Comme élément de retard (rappel : la sortie Qn+1 d’une bascule D est retardée d'une période
d'horloge).
• Comme diviseur de fréquence.

La bascule peut être utilisée comme élément de base dans les circuits séquentiels tels que :

• Les compteurs
• Les registres

H. AKROUM/ISE/FT/UMBB 105
Chapitre VI Les Bascules
Dans ce qui suit, on va voir comment une bascule peut être utilisée pour éliminer les rebonds des contacts
mécanique (boutons poussoirs par exemple).

a. Phénomènes de rebonds
Quand un contact mécanique est actionné des rebonds sont créés. La Figure VI.37 illustre çà : Lorsque
nous appuyons sur le bouton poussoir, deux pièces métalliques entrent en contact. Ces pièces métalliques
se connectent et se déconnectent plusieurs fois avant que la connexion stable ne soit établie. La même
chose se produit en relâchant le bouton. Si ce signal était utilisé comme entrée d'un compteur numérique,
par exemple, nous obtiendront plusieurs comptages plutôt que le comptage unique attendu.

Donc tout circuit électronique auquel un commutateur mécanique est interfacé pourrait lire ces multiples
opérations de commutation comme une série de signaux ON et OFF durant plusieurs millisecondes au lieu
de la seule action de commutation effectuée.

b. Dispositif anti-rebonds avec une bascule SR

La Figure VI.38 illustre l’élimination des rebonds créés par les contacts mécaniques. La bascule SR permet
de ne prendre en considération que le premier rebond. Ainsi le problème des rebonds de la Figure VI.38-
(a) disparaissent dans les Figure VI.38-(b) et Figure VI.38-(c).

______

Figure VI.37 Illustration du phénomènes de rebonds d’un switch.

H. AKROUM/ISE/FT/UMBB 106
Chapitre VI Les Bascules

(a)

(b) (c)
Figure VI.38 Circuit anti-rebond avec un verrou SR : (a) Le rebond du contact mécanique produira de
multiples transitions; (b) Circuit anti-rebond avec un verrou NAND et (c) Circuit anti-rebond
avec un verrou NOR.

H. AKROUM/ISE/FT/UMBB 107