SIN
Multiplexeur et Démultiplexeur
1. Définition du multiplexeur
Un multiplexeur ou sélecteur de données est un commutateur qui va pouvoir, à l’aide de n bits de sélection,
rediriger une de ses 2n entrées de données vers sa sortie. Par analogie nous avons ici le principe
d’aiguilleur d’une voie ferrée en arrivée de gare à tronçon unique.
Voici le symbole le plus courant pour un
multiplexeur :
Il s’agit ici d’un MUX 2 vers 1.
Quand SEL=0 alors OUT=I0
Quand SEL=1 alors OUT=I1
Il est possible de représenter le même composant sous forme d’un rectangle.
L’objectif est de décrire la fonction multiplexage sous différentes formes : logigramme, en VHDL bas
niveau, en VHDL sous forme flot de données
2. Multiplexeur 2 vers 1
2.1. Dénombrer les entrées et sorties du système
2.2. Donner la table de vérité
2.3. Simplifier l’équation logique à l’aide de l’algèbre de Boole
2.4. Simplifier l’équation logique à l’aide d’un tableau de Karnaugh
2.5. Proposer un logigramme
2.6. Donner la description VHDL de l’entité
2.7. Donner la description VHDL de l’architecture
2.7.1. Sous la forme d’une équation
2.7.2. Sous la forme d’un flot de données à l’aide d’un when/else
2.7.3. Proposer une table de fonctionnement compacte qui résume la table de vérité. Décrire avec
un with/select
3. Multiplexeur 4 vers 1
3.1. Combien de bits de sélection faut-il ?
3.2. Dessiner le symbole sous forme d’un rectangle en repérant les entrées et sorties du système
3.3. Décrire le composant en VHDL en respectant les consignes suivantes
Utilisation de la table de fonctionnement compacte
Regroupement des entrées de sélection sous forme d’un bus interne (mot clé signal)
Utilisation d’un seul with/select
SIN
Multiplexeur et Démultiplexeur
4. Définition du démultiplexeur
Un multiplexeur ou sélecteur de données est un
commutateur qui va pouvoir, à l’aide de n bits de
sélection, rediriger l’unique entrée de donnée vers une
des 2n sorties.
Quand SEL=0 alors O0=In et O1=0
Quand SEL=1 alors O0=0 et O1=In
Remarque : pour les sorties non selectionnées plusieurs
possibilités existent : mise à 0, mise à 1 ou mise à ‘Z’ (haute impédance= broche en l’air)
5. Demultiplexeur 1 vers 4
5.1. Combien de bits de sélection faut-il ?
5.2. Dessiner le symbole sous forme d’un rectangle en repérant les entrées et sorties du système
5.3. Décrire le composant complet en VHDL en respectant les consignes suivantes
Utilisation de la table de fonctionnement compacte (mise à 1 des sorties non
selectionnées)
Regroupement des sorties sous forme d’un bus interne (mot clé signal).Même chose
pour la sélection
Utilisation d’un seul when/else
5.4. Décrire le composant en VHDL en respectant les consignes suivantes
Utilisation de la table de fonctionnement compacte(mise à 1 des sorties non
selectionnées)
Regroupement des sorties sous forme d’un bus interne (mot clé signal). Pas de
regroupement pour la sélection avec le mot clé signal.
Utilisation d’un seul with/select ( regroupement de la sélection directement au niveau du
with/select)
6. Demultiplexeur 1 vers 2
Cette version de démultiplexeur utilise des entrées et sorties S1[7..0]
Demux
regroupées sous formes de bus numériques externes. Ici
la taille correspond à un octet. D[7..0]
6.1. Décrire le composant en VHDL en respectant les S2[7..0]
consignes suivantes
Entrées sorties décrites en bus
Utilisation d’un seul with/select
SEL
