écôle nationale polytechnique de constantine
Département d’Électronique, Électrotechnique et Automatique
Module : Systèmes Logiques Séquentiels
Niveau : 3ème année
Options : Electrotechnique, Automatique
Série de TD n° 4
Les mémoires
Exercice 1
1°) Combien de bascules sont nécessaires pour le MAR et le MBR d’une mémoire 1K*4
bits ?
2°) Combien de mots, devrait contenir une mémoire si son MAR et de 8 bits ?
3°) En utilisant comme unité des RAM 256*4bits, concevoir une mémoire de :
a) 1K* bits
b) 1K * bits
Exercice 2
On dispose d’une machine dont le bus d’adresse est sur 16 bits et le bus de données est sur 8
bits. La mémoire de cette machine est composée d’une RAM de 32 Killo* 8 et d’une ROM de
16 Killo*8.
1°) Quelles sont les tailles des registres d’adresse MAR et MBR ?
2°) Donner le schéma fonctionnel de cette RAM en utilisant des mémoires de 32K *4 bits.
3°) Donner le schéma fonctionnel global (RAM+ROM), en précisant les adresses de chaque
boitier.
Exercice 3
Soit une mémoire RAM de 4 Kilos*4 représentée par le schéma suivant :
Bus d’adresses
A11 A0
VMA ……………
A12 R/ ̅
A13 Mémoire
CS 4K*4
A14
A15
D3 D2 D1 D0
Bus de données
1°) Quel est le rôle des broches R/W et CS dans un circuit mémoire ?
2°) De combien de bits est constituée la donnée stockée dans cette mémoire ?
3°) Quelle est la capacité de cette mémoire (en Kbits puis en K-octets).
4°) Que doit être l’état du signal VMA [Valid Memory Access] et l’état des lignes A12 à A15
pour sélectionner cette mémoire.
5°) Donner la plage d’adresse (en Hexadécimal) utilisée par cette mémoire.
6°) On veut augmenter la taille de la donnée à 16 bits en associant plusieurs mémoires de
4K*4. Donner le branchement nécessaire.
1/2
Exercice 4
Soit un circuit défini par le schéma bloc et le fonctionnement suivant :
Q1 Q0 X Q1 + Q 0+
0 0 0 0 0
0 0 1 0 1
Q1 ̅1 Q0 ̅0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0 J1 K1 J0 K0
1 0 1 1 1
1 1 0 1 1 CK
1 1 1 0 0
C
1°) Réaliser le circuit permettant de donner (J0, K0) et (J1, K1). X
On veut réaliser le même fonctionnement en utilisant des bascules D au lieu des bascules JK
et une mémoire ROM au lieu du circuit C.
2°) Donner la table de vérité et le nouveau schéma bloc (préciser bien les entrées et les
sorties). Combien de bit nécessaire dans la ROM ?
Exercice 5
1°) Etablir la table de vérité d’un additionneur complet à 2 bits.
2°) Réaliser le circuit d’un additionneur complet à 2 bits à l’aide d’une ROM.
Exercice 6
On considère la machine avec la configuration suivante : une mémoire centrale de taille 2MØ,
avec des mots mémoires de 4 octets et un bus d’adresse de taille 20 bits.
1°) Calculer la taille minimale du bus d’adresse qui permet d’adresser cette mémoire.
2°) Déterminer la plage d’adressage de cette mémoire (adresse minimale et adresse maximale
en Héxa).
3°) En fait, cette mémoire est constituée de deux blocs séparés. Le premier est une RAM de
taille 1M octets de mots de 4 octets adressable à partir de l’adresse (00000)H et le deuxième
est une ROM de taille 1 M octets de mots de 4 octets adressable à partir de l’adresse
(40000)H.
a- Déterminer les deux plages d’adressage respectivement de la RAM et la ROM.
b- Donner le schéma de la mémoire en montrant les connexions nécessaires.
4°) Est-ce que la mémoire centrale de cet ordinateur est extensible ? Si oui ? Déterminer la
taille de la mémoire d’extension et le nombre minimum de blocs mémoires (de même taille
que les précédents) qu’on peut rajouter ? Justifier.
2/2
