ESP/UCAD TP Electronique Numérique

Génie Electrique
DUT1 EEAIT & L1 GE

TP0: PRISE EN MAIN DU MATERIEL &

SIMULATION SUR ORDINATEUR
A/ Prise en main du pupitre PSY3101 d’étude des circuits logiques

16 LED de couleurs diverses pour visualiser les niveaux

4 afficheurs 7
1 sortie 6V alternative segments et
50Hz virgule avec
décodeur BCD

3 sorties à fréquence
fixes 1Hz- 50Hz-1MHz 1 haut parleur
Plaquette d’essais
4 alimentations
fixes protégées
des courts-circuits :
1 générateur de
+5V 1,5A et -5V
fréquence variable
+12V -12V 0,3A sur
6 calibres 1Hz à 1MHz
chaque sortie
niveau TTL ou CMOS
sur 10 portes 1 alimentations
variable de 1,5 à
15V , 0,5A

2 roues codeuse 3 LED

à sortie BCD fonctionnant en
sonde logique

2 sorties 4 sorties 0 1 2 x 8 sorties 0 1

implusion avec niveau TTL par
0-1 ou 1-0 antirebonds switches
TTL ou TTL ou CMOS
CMOS

Alimentation continue : (utilisation de l’oscilloscope)

Visualiser les différentes tensions continues sur « DC POWER SUPPLY » (+5V,-5V,+12V,-12V).
Régler une tension continue de 10 V (ADJUST POWER)
Line Signal : (utilisation de l’oscilloscope)
Visualiser le signal aux bornes et retrouver la valeur indiquée.
Générateur basse fréquence : (utilisation de l’oscilloscope)
Réaliser un signal TTL de fréquence 1 kHz.
LEDs, afficheurs 7 segments et interrupteurs (DATA SWITCHES)
Réaliser à l’aide des afficheurs 7 segments et des interrupteurs un comptage manuel de 0 à 9.
Refaire la même chose avec des LED.

Prise en main du matériel & Simulation  1/10  MM. Bâ & Fall & Fam & Tall
 ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

B/ Présentation de la plaquette à trous

Zone 1 : équipotentialité horizontale

Zone 2 : équipotatienliaté horizontale

Zone 3 : équipotentialité verticale

Zone 3 : équipotentialité verticale

Zone 2 : équipotatienliaté horizontale

Test de continuité : Réaliser la fonction L1=SW0

5V

SW0 L1
0V

- en utilisant les équipotentialités verticales ;

- en utilisant les équipotentialités horizontales.

Prise en main du matériel & Simulation  2/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

C/ Les circuits logiques

Les familles technologiques
• 3 grandes technologies de CI logiques : TTL, CMOS, ECL
• Opérations logiques identiques quelque soit la technologie : AND(CMOS) = AND(TTL)
• Différence – fonctionnement interne et interfaçage entre composants
• Circuits communément utilisés

Réf. Circuit Fonction Nombre de broches

7400 Quad two-input NAND gates 14

7402 Quad two-input NOR gates 14
7404 Hex inverters 14
7408 Quad two-input AND gates 14
7432 Quad two-input OR gates 14
7447 BCD to seven-segment display decoder/driver 16
7474 Dual D-type positive edge triggered flip-flops 14
7490 Four-bit decade counter 14
74138 Three-to-eight decoder 16
74153 Dual 4-to-1 multiplexer 16
74157 Quad 2-to-1 multiplexers 16
74160 Four-bit binary synchronous counter 16
74164 Eight-bit parallel out serial shift registers 16
74174 Quad D-type flip-flops with complementary outputs 16
74193 Four-bit synchronous up/down binary counter 16
74245 Octal bus transceivers with tri-state outputs 20
74373 Octal D-type transparent latch 20
74374 Octal D-type flip-flops 20

• Gammes de température d’utilisation : (différent de stockage)

Gamme à spécification militaire -55°C/125°C (pas réservé à l’armée !! / préfixe 54 en TTL)
Gamme industrielle 0°C/70°C (préfixe 74 en TTL)
Gamme automobile -25°C/70°C (dépend du constructeur)

Caractéristiques électriques :
- Tension d’alimentation : dépend de la famille logique (techno)
Exemples : TTL 5V +/-5%
CMOS série 4000 de 3 à 18 V
CMOS moderne 3,3V ou 2,5V ou moins (jusqu’à 0,8V)

Ne pas confondre :
Tension d’utilisation (garantie de bon fonctionnement)
Tension maximum (garantie de non destruction)

- Courant consommé (sur l’alimentation) : il peut dépendre de l’état de la (ou des ) sortie(s).

- Puissance statique (à fréquence d’utilisation nulle) :

P=Tension alim * Courant consommé total (pour chaque état logique)
- Pour les CMOS, la puissance est proportionnelle à la fréquence de fonctionnement:
P=k*V²*fréquence, k dépend du circuit (nombre de transistors), de la techno (0,09um)

Prise en main du matériel & Simulation  3/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Désignation des composants

Niveaux logiques
En général : niveau logique = tension

Niveau Potentiel de sortie Potentiel d’entrée Log-Pos

H VOH VIH 1
L VOL VIL 0

Prise en main du matériel & Simulation  4/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Niveaux logiques CMOS (+5 V, +3,3 V), TTL

5 V1 V 5 VV
4,4 V 5V V
3,5 V I O
2V I Entrée
1,5V0 H
0,8V
V
0,33
0 VV
V
H H
V
0V 0V
3,3 V1 3,3 V 5V
I I
VO
2V
LV
2,4 V LV

2,4 V
L
I O
Sortie
0,8 V0
O

0,4 V 0,4 V
H
V
H
V V
0V
H

I 0V 0V
TTLL
Entrée Sortie O O

CMOS
L
L

VIH (min) - tension d'entrée niveau HAUT: niveau de tension nécessaire pour avoir un
1 logique en entrée.
VIL (max) - tension d'entrée niveau BAS: niveau de tension nécessaire pour avoir
un 0 logique en entrée.
VOH (min) - tension de sortie niveau HAUT: niveau de tension de la sortie d'un
circuit logique correspondant à l'état logique 1.
VOL (max) - tension de sortie niveau BAS: niveau de tension de la sortie d'un
circuit logique correspondant à l'état logique 0.
IIH - courant d'entrée niveau HAUT: le courant qui traverse une borne d'entrée
quand une tension niveau haut est appliquée à cette entrée.
IIL - courant d'entrée niveau BAS: le courant qui traverse une borne d'entrée
quand une tension niveau bas est appliquée à cette entrée.
IOH - courant de sortie niveau HAUT: le courant qui traverse une borne
de sortie placée au niveau logique 1 dans des conditions de charge
spécifiées.
IOL - courant de sortie niveau BAS: le courant qui traverse une borne de sortie
placée au niveau logique 0 dans des conditions de charge spécifiées.
Entrance (Fan-in)
Entrance : courant de commande d’une entrée exprimée en charge unitaire (normalisée)

Exemple : TTL-N porte de base IIH = 40 microA (entrant)

IIL = -1,6mA (sortant
porte lambda IIHmax = 400 microA
IILmax = -8 mA
Entrance au niveau haut : 10
au niveau bas : 5 Entrance = 10
Cette entrée est équivalente à 10 entrées en parallèle

Prise en main du matériel & Simulation  5/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Sortance (Fan-out, facteur de charge)

Normalement, la sortie d'un sortie logique doit piloter plusieurs entrées logiques. La sortance
(appelée également facteur de charge) est définie comme le nombre maximal d'entrées logiques
standard qui peuvent être pilotées sans problèmes par une sortie. Par exemple, quand il est indiqué
qu'une porte logique a une sortance de 10, cela signifie qu'elle peut piloter 10 entrées logiques
standard. Si on dépasse ce nombre, il n'est pas assuré que les tensions des niveaux logiques des
sorties seront exactes.
Sortance : courant maximum qu’une porte (sortie) peut fournir ramené à une entrée
unitaire (normalisée)
Exemple : TTL-N porte de base IIH = 40 microA (entrant)
IIL = -1,6mA (sortant
porte lambda IOHmax = 400 microA
IOLmax = -20 mA
Sortance au niveau haut : 10
au niveau bas : 12,5 Sortance = 10
Cette sortie peut piloter correctement 10 entrées unitaires

Retards de propagation: Un signal logique qui traverse un circuit subit toujours un retard. Deux
retards de propagation sont définis:
 tPHL: retard pour passer du niveau logique 1 au niveau logique 0. tPLH: retard pour passer
du niveau logique 0 au niveau logique 1.

Les temps de retard sont mesurés lors des passages à mi-hauteur.

Généralement, tPHL et tPLH sont différents, on définit alors le temps de propagation
moyen:
tp=( tPHL + tPLH)/2

Gabarit et caractéristique de transfert - SERIE TTL :

Du point de vue du logicien qui ne tient pas compte des dispersions des grandeurs physiques, les
niveaux de tension appliqués sur les entrées et recueillis sur les sorties ne peuvent prendre que
deux valeurs quantitatives :
- le niveau HAUT auquel correspond la plus forte d.d.p. (Hight H);
- le niveau BAS auquel correspond la plus faible d.d.p.

Prise en main du matériel & Simulation  6/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

(Low L).

Pour tenir compte des dispersions des grandeurs physiques, un gabarit de transfert est donné par le
constructeur.
Ce gabarit de transfert décrit les seuils haut et bas, d’entrée et de sortie d’un circuit logique.

Une porte satisfait le gabarit si sa courbe de transfert se trouve dans la partie grisée.
La tension de basculement, notée VT (T pour threshold, seuil), correspond à la tension d’entrée
pour laquelle la sortie change d’état.

Gabarit et caractéristique de transfert - SERIE CMOS :

Cette caractéristique de transfert de la famille C-MOS est quasiment idéale.

Le seuil de la tension d'entrée déterminant le changement d'état en sortie est

d'environ 50% de sa tension d'alimentation.

(c.f. figure ci-contre)

Les niveaux garantis en sortie sont très voisin de la tension d'alimentation.

La figure suivante représente les caractéristiques de transfert comparées

des familles TTL et C-MOS pour une tension d'alimentation de + 5 V.

Interfaçage C-MOS / TTL

L'interfaçage avec la famille TTL est réalisé à l'aide d'opérateurs spécifiques lorsque

la famille C-MOS fonctionne avec des tensions d'alimentation supérieure à + 5 V.

Prise en main du matériel & Simulation  7/10  MM. Bâ & Fall & Fam & Tall
ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Immunité aux bruits: Les champs électriques et magnétiques parasites peuvent induire des
tensions dans les fils de raccordement des circuits logiques. Ces signaux indésirables sont appelés
bruits et peuvent parfois amener la tension sur la borne d'un circuit logique sous la valeur
VIH(min) ou la porter au dessus de VIL(max) et ainsi perturber le fonctionnement normal.
L'immunité aux bruits d'un circuit logique définit l'aptitude du circuit à tolérer des tensions
parasites sur ses entrées. La mesure quantitative de l'immunité aux bruits est appelée la marge de
sensibilité aux bruits:

Marge de sensibilité aux bruits état haut:

VNH = VOH(min) - VIH(min)
Marge de sensibilité aux bruits état bas:
VNL = VOL(max) - VIL(max)
Précautions d’utilisation
Entrées inutilisées : JAMAIS laissées en l’air, forçage à un niveau qui n’influence pas le résultat.
(en TTL le 1 consomme le moins)

Sorties inutilisées : doivent être forcées par leurs entrées. Découplage : (fournir l’énergie sur les
transitions sans pointe de courant sur l’alimentation, appel de courant = chute de tension=bruit)
1 à 10 nF par circuit (ou groupe de 4/5 circuits) 100 nF // 10 mF par carte.
Adaptation de lignes : (ou lignes courtes)
Ligne de masse en étoile, courte, forte section

Brochage :
Exemple circuit SN 74 LS 32

Prise en main du matériel & Simulation  8/10  MM. Bâ & Fall & Fam & Tall
 ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Tester une porte logique NAND à deux entrées et réaliser à l’aide de portes NAND à deux entrées
un OU EXCLUSIF

D/ Présentation et prise en main du logiciel de simulation (EWB/MULTISIM/PROTÉUS)

Electronics Workbench (EWB) est un logiciel qui permet entre autre la simulation de circuits
numériques.
Son choix est motivé par le fait qu’il est simple d’usage. Ainsi, l’étudiant pourra assez rapidement
le prendre en main ; et entreprendre de grandes manœuvres qui s’avèreraient fastidieux en câblage
grandeur nature.
Ici, il s’agit de laisser libre cours à l’imagination de tout un chacun, pas de "déficit" de composants,
bref une grande liberté d’action pour tous!

Espace de travail

Prise en main du matériel & Simulation  9/10  MM. Bâ & Fall & Fam & Tall
 ESP/UCAD TP Electronique Numérique
Génie Electrique
DUT1 EEAIT & L1 GE

Câblage avec les symboles des fonctions logiques.

Avec les symboles des fonctions logiques réalisez le montage ci-après.

Pour A=1, B=1, visualisez les chronogrammes des sorties horloge et montage.
Câblage avec les circuits intégrés des fonctions logiques.
En pratique, le câblage se fait avec des circuits intégrés « CI ».
Pour le reste des TP de simulation, sauf indication contraire, seuls les CI seront utilisés.
Reprenez le montage précédent avec cette fois-ci des CI seulement et retrouver les résultats
précédents.

Prise en main du matériel & Simulation  10/10  MM. Bâ & Fall & Fam & Tall