Filière SMP6
Juin 2018
H. Ait Laasri
Examen de l’électronique numérique
Session de rattrapage
Durée:1h30
Exercice 1 (25 min)
On désire contrôler automatiquement un procédé industriel à l’aide d’un A B C D F
0 0 0 0 1
circuit combinatoire. Une étude de ce procédé nous a permet d’établir la 0 0 0 1 0
table de vérité ci-contre. A, B, C et D sont les quatre variables logiques du 0 0 1 0 1
procédé et F est la fonction à réaliser par le circuit combinatoire. Le 0 0 1 1 1
0 1 0 0 1
symbole Ø signifie que la fonction est indéterminée pour cette combinaison. 0 1 0 1 1
1. Etablir l’expression SDP de la fonction F. 0 1 1 0 1
0 1 1 1 Ø
2. Simplifier cette fonction à l’aide du tableau de Karnaugh. 1 0 0 0 1
3. Réaliser la fonction en utilisant les portes NON, ET et OU. 1 0 0 1 0
4. Réaliser la fonction en utilisant uniquement des portes NON-ET. 1 0 1 0 1
1 0 1 1 1
5. Réaliser la fonction en utilisant le décodeur 4→16 de la figure 1. 1 1 0 0 0
6. Réaliser la fonction en utilisant le multiplexeur 8→1 de la figure 2. 1 1 0 1 Ø
1 1 1 0 0
1 1 1 1 1
E7 E6 E5 E4 E 3 E2 E1 E0 E3 E2 E1 E0
C2 Mux 8→1 Décodeur 4→16
C1
C0 S 15 0
Figure 2 Figure 1
Exercice 2 (30 min)
On souhaite construire un circuit logique permettant de comparer deux nombres A et B. Le circuit doit
avoir trois sorties S, I et E. la sortie S = 1 si A > B, la sortie I = 1 si A < B et la sortie E = 1 si A = B.
La figure ci-contre représente le schéma bloc d’un B0 A0
comparateur 1 bit (A et B sont de taille 1 bit).
1. Etablir la table de vérité de ce comparateur.
Comparateur 1 bit
2. En déduire les foncttions des sorties S0, E0 et I0.
3. Déssiner son logigramme. I0 E0 S0
Pour réaliser un comparateur de 3 bits (figure ci-contre),
on peut utiliser trois comparateurs de 1 bit. L’idée B2 B1 B0 A2 A1 A0
consiste à utiliser chacun des trois comparateurs pour
comparer les deux bits de chaque rang. Ensuite, il faut
combiner entre les sorties Si, Ii et Ei (i est l’indice du Comparateur 3 bits
rang ; i=0, 1, 2) des trois comparateurs pour en déduire I E S
les trois sorties S, I et E du comparateur final.
4. Etablir une table de vérité simplifiée du comparateur
3 bits.
5. En déduire les équations des sorties S, E et I en fonction des sorties Si, Ii et Ei.
6. Déssiner le logigramme du comparateur 3 bits en utilisant des comparateurs 1 bit et des portes
logiques.
1/2
a
Pour faciliter la lecture du résultat de comparaison, il vaut mieux
l’afficher sur un afficheur 7 segments. Pour ce faire, on doit réaliser S
Décodeur
Segment
BCD→7-
le décodeur de la figure ci-contre. E
7. Sachant que l’afficheur 7 segments est de type cathode
I
commune, concevoir un décodeur qui permet de commander
l’afficheur pour afficher le résultat suivant: g
Exercice 3 (35 min)
On dispose de bascules JK synchronisées sur le front descendent (figure ci-
contre). Chaque bascule possède des entrées de forçage prioritaires actives à
l’état bas: Set S et reset R.
1. On désire réaliser un décompteur asynchrone modulo 7 à l’aide de ces
bascules, montrez comment faut-il les connecter ?
2. Tracer son chronogramme sur un cycle complet.
On veut fabriquer, en utilisant ce décompteur, un circuit pour un jeu de
lumière qui consiste à allumer huit diodes une par une en commençant par la
huitième diode (une seule doit être allumée à la fois pendant 1 second).
3. Montrer comment on peut réaliser ce jeu à l’aide d’un décodeur
4. Quelle est la fréquence d’horloge qu’il faut choisir ?
On désire concevoir à l’aide de ces bascules JK un décompteur synchrone qui réalise la séquence
suivante : 7, 6, 5, 4, 3, 2, 1, 0.
5. Faire la synthèse de ce compteur.
2/2
