Plan du cours

CHAPITRE 0 : INTRODUCTION

CHAPITRE 1 : NUMÉRATION, CHANGEMENT DE BASES, CODAGE

CHAPITRE 2 : MÉTHODES DE SIMPLIFICATION DES EXPRESSIONS

BOOLÉENNES

CHAPITRE 3 : SYSTÈMES COMBINATOIRES

CHAPITRE 4 : SYSTEMES SEQUENTIELS

[Link] 1
 CHAPITRE 0 : INTRODUCTION

I - QUANTITÉS NUMÉRIQUES ET ANALOGIQUES

Quantité analogique possède des valeurs continues.

Quantité numérique possède une série de valeurs discrètes (discontinues).

Signale analogique Signale numérique

-Échantillonnage
-Quantification
-Numérisation

Te
Théo. de Shannon

Pour numériser un signal, il faut le découper en échantillons de duré Te. La fréquence

d’échantillonnage
[Link] 2
Exemple: Mesure & lecture de température

Partie analogique Partie numérique

Grandeur Analogique : T = f(t) Grandeur Numérique :

Nous aurions alors converti une quantité analogique sous une forme pouvant ensuite
être numérisée, en remplaçant chaque valeur échantillonnée par un code numérique. 3
[Link]
 II - CHIFFRES BINAIRES, NIVEAUX LOGIQUES ET FORME D'ONDE
NUMÉRIQUE

1) CHIFFRES BINAIRES
L'électronique numérique implique deux états (niveaux de tension)
possibles :

Etat 0 ou bas.

Etat 1 ou haut

0 et 1 sont les deux chiffres du système binaire, on les appelle bits (binary
digit).

Exemple:
Décimale Binaire

0 0
1 1
2 10
5 101
8 1000
9 1001
[Link] 4
 2) NIVEAU DE TENSION

Les tensions employées pour désigner le 1 et 0 sont appelées niveaux logiques.

Le 1 désigne la tension la plus élevée et représente le niveau Haut.
Le 0 désigne la tension la plus faible et représente le niveau Bas.

« Logique positive : Haut = 1 et Bas = 0 (pour les circuits TTL (Transistor transistor
logic) le 1 logique correspond à 5 Volts).

(A titre d'information, il existe un système appelé logique négative pour lequel

Haut = 0 et Bas=1) ».

Entre VB(max) et VH(min) : Tensions inadmissibles

- VHaut varie de 2 V à 5 V VH(max)

5V
Haut
- VBas varie de 0 V à 0,8 V. Binaire (1 binaire)
VH(min)
2V
Valeurs non permises

VB(max) 0,8 V
Bas
Binaire (0 binaire)
VB(min) 0V

[Link] 5
 3) FORME D'ONDE NUMÉRIQUE

Haut Front
descendant Haut
ou arrière
Front Front Front
ascendant ou descendant ascendant ou
avant Bas ou avant Bas arrière

Impulsion allant vers le positif Impulsion allant vers le négatif

Impulsion réelle
90%
tL
Amplitude 50%
largeur de l'impulsion

10%

tm td

Temps de montée Temps de descente

Caractéristiques d'une forme d'onde : la plupart des formes d'onde utilisées dans les systèmes numériques
se composent de séries d'impulsions, parfois appelées trains d'impulsions. Il existe des ondes périodiques
(de période T et de fréquence f=1/T) et non périodiques. L'une des caractéristique importante est le rapport
de forme qui est égal à (tL/T)100%.

[Link] 6
4) L'ONDE IMPULSIONNELLE ET L'INFORMATION BINAIRE

L'information traitée par les systèmes numériques est sous forme d'ondes impulsionnelles constituées de
successions de bits.

Signal d'horloge : toutes les ondes impulsionnelles des systèmes numériques se synchronisent à partir d'une
forme d'onde de minuterie appelée signal d'horloge.

La période de l'horloge est appelé le temps d'un bit.

Exemple :

temps d'un bit

1
0

1
0 1 1
1 0 0 0
0

Chronogramme : c'est un graphique d'ondes impulsionnelles (figure ci-

dessus) présentant les relations qui existent entre les différentes formes
d'ondes et notamment leurs variations les une par rapport aux autres.
Exemple: Fonction ET (AND)
[Link] 7
Transfert de données : il y a deux types de transfert: Parallèle ou Série

transfert parallèle : ce transfert nécessite un nombre de lignes équivalent aux bits

d'un groupe de données. Tous les bits d'un groupe sont transmis simultanément sur des
lignes séparés.

Communication PC et imprimante
via un prise BD25

transfert série : ce transfert nécessite une seul ligne, le transfert s'effectue d’un bit
à la fois et sur une seule ligne.
Exemple:
RECEPTEUR
EMETTEUR

BIT 1
BIT 3
BIT 8

BIT 6

BIT 5

BIT 4
BIT 7

BIT 2

- Port PS/2
- Port COM
- USB
Port PS/2
[Link] 8
III - OPÉRATIONS LOGIQUES DE BASE

Les différents types de circuits logiques sont des éléments de base pouvant former des
systèmes numériques complexes, comme l'ordinateur. Parmi ces circuits logiques de
base, on peut citer :
Porte logique NON (NOT)
Inverseur ou circuit NON (en anglais NOT) Opération d‘inversion ou
complémentation.
Transforme 1 en 0 et 0 en 1.
Symbole américains Symbole européen

avec

Table de vérité de l'inverseur

Niveau d'entrée BAS  Niveau de sortie HAUT. Entrée Sortie
Niveau d'entrée HAUT  Niveau de sortie BAS. BAS (0) HAUT (1)
HAUT (1) BAS (0)

[Link] 9
 Porte logique OU (en anglais OR)
Au moins 2 entrées et 1 sortie (A et B : 2 Entrées et X : Sortie)
Entrées Sorties
=A+B =A+B A B X
0 0 0
0 1 1
1 0 1
1 1 1

Porte logique ET (en anglais AND) 1 = HAUT=1, 0 = BAS

Au moins 2 entrées et 1 sortie (A et B : 2 Entrées et X : Sortie)
Entrées Sorties
A B X
0 0 0
0 1 0

Exemple 1 0 0
1 1 1

1 = HAUT=1, 0 = BAS

[Link] 10
IV - FONCTIONS LOGIQUES DE BASE

Les 3 portes logiques de base (NON, ET et OU) peuvent être combinés pour réaliser des
circuits logiques. Ceux ci peuvent effectuer beaucoup d'opérations. Les fonctions logiques les
plus courantes (celle qu'on va traiter dans ce cours) et sont effectuées par des circuits
logiques spécifiques :

•Comparateur : permet de comparer deux quantités et d'indiquer si celles-ci sont égales ou

non.
•Additionneur : permet de donner la somme de deux quantités binaires. Il existe le
soustracteur et le multiplicateur.
•Codeur : permet la conversion d'une information.
•Décodeur : permet la conversion de l’information codée.
•Multiplexeur ou mux : permet de sélectionner des données numériques à partir de plusieurs
ligne d'entrées vers une ligne de sortie unique selon une chronologie spécifique.
•Demultiplexeur ou demux : permet de sélectionner des données numériques à partir d'une
ligne d'entrée vers plusieurs lignes de sortie selon une chronologie spécifique.
•Bascule : c'est une unité de stockage. Sa sortie indique quel bit est en cours de stockage.
Une sortie au niveau Haut indique le stockage de 1 et une sortie au niveau Bas le stockage de
0.
•Registre : il est formé de plusieurs bascules afin de permettre le stockage d’un groupe de
bits.
•Mémoire à semi-conducteur : mémoire morte ROM, mémoire vive RAM.
•Compteur : compter des évènements à partir d'impulsions ou de changements de niveaux,
ou générer une séquence de code particulière.

[Link] 11
V- CIRCUITS INTÉGRÉS NUMÉRIQUES (CI)

Les circuits intégrés (CI) sont entièrement construits sur une même puce de silicium. Tous les
composants formant le circuit (transistors, diodes, résistances et condensateurs) font partie
intégrante de cette seule puce.
Les systèmes numériques modernes sont presque exclusivement conçus à partir de CI grâce à leur
taille réduite, leur grande fiabilité, leur faible coût et leurs consommation économique.

Circuit intégré Microprocesseur

Circuit intégré convertisseur analogique /
numérique / CAN

[Link] 12
 CHAPITRE 1: Système de numération et codage

I – NUMÉRATION

1) INTRODUCTION

Il existe plusieurs systèmes de numération. La numération binaire, La numération décimale, La

numération hexadécimale ...etc. La numération binaire et les codes numériques sont essentiels en informatique
et en électronique numérique.
2) NOMBRES DÉCIMAUX

Le système de numération décimal est celui qu'on utilise habituellement. Il comporte 10 chiffres 0,1,2.....9.

Poids positionnel : est la position ou le rang de chaque chiffre dans un nombre.

Pour les entiers : sont des puissances positives de 10 allant de la droite vers la gauche.
Pour les fractions : sont des puissances négatives de 10 allant de gauche vers la droite .
Exemple : 423,15

4 à un poids positionnel de 100 (102)

2 à un poids positionnel de 10 (101)
3 à un poids positionnel de 1 (100) 423.15 = 4 102 + 2 101 + 5 100 + 1 10-1 + 5 10-2
1 à un poids positionnel de 0.1 (10-1)
5 à un poids positionnel de 0.01 (10-2)

[Link] 13
 3) NOMBRES BINAIRES

Le binaire est un système à base de 2 car il ne comprend que deux chiffres : 0 et 1 (on les appelle
aussi les bits).
Pour compter :
Binaire décimal Octal Hexadécimal
0000 0 0 0
0001 1 1 1
0010 2 2 2
0011 3 3 3
0100 4 4 4
0101 5 5 5
0110 6 6 6
0111 7 7 7
1000 8 10 8
1001 9 11 9
1010 10 12 A
1011 11 13 B
1100 12 14 C
1101 13 15 D
1110 14 16 E
1111 15 17 F
etc......
D'après ce tableau on constate qu'il faut 4 bits pour compter de 0 à 15 en décimal.
Le nombre décimal maximal obtenu en utilisant une quantité de n bit est égal à 2n - 1 (exp. pour 4 bits 24-1=15).

Poids positionnel :
Dans un nombre binaire, le bit situé le plus à droite est le bit de poids le plus faible (LSB: least significant bit), le
bit situé le plus à gauche est le bit de poids le plus fort (MSB : Most significant bit) :
2n-1 ........ 23 22 21 20 , 2-1 2-2 ......... 2-n [Link] 14
 II - CHANGEMENT DE BASES
1) CONVERSION BINAIRE-DÉCIMAL

Pour convertir un nombre binaire en un nombre décimal, on additionne les poids de tous les bits dont le
chiffre est 1.

Exp : 1101101
MSB LSB

1 1 0 1 1 0 1
26 25 24 23 22 21 20
la valeur décimale correspondante est :

1x26 + 1x25 + 0x24 + 1x23 + 1x22 + 0x21 + 1x20 = 64 + 32 + 0 + 8 + 4 + 0 + 1 = 109

(1101101)2 = (109)10

2) CONVERSION DÉCIMAL-BINAIRE.
a) Les entiers

La méthode la plus utilisée est la méthode de la division par 2 répétée (la division s'arrête qu'on obtient un
quotient nul) :
Exp. : (12)10 = ( ? )2

[Link] 15
 12 2
0 6 2
03 2 (12)10 = (1100)2
LSB 1 1 2
1 0

MSB
b) Les fractions décimales

Pour les fractions on utilise la méthode de la multiplication par 2 répété.

Exp.1: convertir 0,3125 en binaire

0,3125 x 2 = 0,625
0,625 x 2 = 1,250 ====> ,0101
0,250 x 2 = 0,5
0,5 x 2 = 1,00
00 x 2 =0

La multiplication s'arrête quant on obtient le nombre de décimales désirés ou quant le produit fractionnaire
est nul.

Exp.2: (3.14559)10 = (?)2

[Link] 16
Le développement s’arrête lorsque la précision voulue est obtenue

[Link] 17
3) ARITHMÉTIQUE BINAIRE

•Addition binaire 0 111

Les règles de base : 0+0=0 Exp.: 11111 +
1 01 1 011
0+1=1 + 11 + 1111 +
1+0=1 1 110
1 + 1 = 10 (Retenue 1) 1000 101110 1 0 0 000
•Soustraction binaire
Exp.: 1 101 1 01
Les règles de base : 0-0=0 - 0110 - 11
1-1=0
1-0=1 0111 010
10 - 1 = 1 (avec un emprunt de 1)
•Multiplication binaire
Les règles de bae : 0x0=0
0x1=0
1x0=0
1x1=1
Exp.:

[Link] 18
 Division binaire : elle est identique à la division décimale

Exp.:
a) 110 11 6 3 b) 110 10 6 2
11 6 10 11 6 3
10 2
00 0 10 0
0 10
0
19
Exercice: Effectuez les divisions binaires suivantes
Exercices: Divisez
1100 par 100
11011 par 101
1111010 par 1011
Corrigé:

1100 100 11011 101

100 11 101 101
100 00111
100 101
000 010

[Link] 19
 4) LE COMPLÉMENT À 1 et LE COMPLÉMENT À 2 DES NOMBRES BINAIRES

Les compléments à 1 et à 2 d'un nombre binaire permettent la représentation des nombres négatifs.

• Complément à 1 d'un nombre binaire

Le complément à 1 d'un nombre binaire s'obtient en changeant chaque 0 par un 1 et chaque 1 par un 0.

• Complément à 2 d'un nombre binaire

Le complément à 2 d'un nombre binaire s'obtient en additionnant 1 au bit de poids le plus faible (LSB) du
complément à 1 de ce nombre : complément à 2 = (complément à 1) + 1.

Exemple: quel est le complément à 1 & à 2 de 0110 1100?

1001 0011 est le complément à 1 de 0110 1100

On dit aussi que 1001 0100 est le complément à 2 de 0110 1100
1001 0011 +1 1001 0100

[Link] 20
 5) NOMBRES SIGNÉS

Les systèmes numériques doivent reconnaître les nombres négatifs et les nombres positifs d'où les nombres
signés. Un nombre signé comprend un signe et une information de grandeur. Il existe 3 notations pour
représenter les nombres entiers signés.

a) notation signe grandeur

Le bit le plus à gauche est le bit de signe (Le 0 désigne un nombre positif et le 1 désigne le bit négatif) et les
autres bits sont les bits de grandeur du nombre signé.
Exp.:
1) (+3)10 = 0011 & (-3)10= 1011 (Le format sur 4 bits)

2) 00010001 = ( +17)10 & 10010001 = (-17)10 (Le format sur 8 bits)

b) notation en complément à 1

Le nombre positif est identique à celui de la notation signe grandeur.

Le nombre négatif est le complément à 1 de son nombre positif correspondant.
La valeur décimale des nombres négatifs s'obtient en affectant une valeur négative au poids du bit de signe, en
faisant la somme des poids des bits dont la valeur est 1 et en additionnant 1 au résultat.

Exp.: 11101110 = (-17)10 ; ( - 27+26+25+23+22+21 = - 128+64+32+8+4+2 = -18 + 1 = -17)

c) notation en complément à 2
Le nombre positif est identique à celui de la notation signe grandeur.
Le nombre négatif est le complément à 2 de son nombre positif correspondant.

Exp.: 11101111 = (-17)10 ; (- 27+26+25+23+22+21+20 = -17)

REMARQUE : la meilleur notation est la notation en complément à 2. La plupart des ordinateurs stockent les
nombres négatifs sous forme de complément à 2.
[Link] 21
Exp.: complément à 2
Soient deux nombres A = 104 et B = 42.

[Link] 22
III - NOMBRES HEXADÉCIMAUX
Le système hexadécimal à une base de 16. Il est composé de 16 chiffres et caractères alphabétiques. Il permet
une représentation et une écriture condensées des nombres binaires. Chaque chiffre hexadécimal représente un
nombre binaire de 4 bits.

Décimal Binaire Hexadécimal

0 0000 0
1 0001 1
2 0010 2
3 0011 3
4 0100 4
5 0101 5
6 0110 6
7 0111 7
8 1000 8
9 1001 9
10 1010 A
11 1011 B
12 1100 C
13 1101 D
14 1110 E
15 1111
[Link] F 23
1) COMPTAGE EN HEXADÉCIMAL
Système de numération hexadécimal : 16 chiffres (0 à 9 puis A à F)
Compter en hexadécimal
Avec 2 chiffres hexadécimaux : Jusqu'à FF16 soit 255 en décimal.
Avec 3 chiffres hexadécimaux : Jusqu'à FFF16 soit 4095 en décimal.
Avec 4 chiffres hexadécimaux : Jusqu'à FFFF16 soit 65535 en décimale.

2) CONVERSION BINAIRE-HEXADÉCIMAL

On divise le nombre binaire en groupes de 4 bits en commençant par le bit de droite et en remplaçant chacun de
ces groupes par le symbole hexadécimal équivalent.

Exp.1: convertir (110010100101)2 en hexadecimal (base 16)

(1100 = C16, 1010 = A16, 0101 = 516) 110010100101 = CA516

Exp.2: Convertir (10110)2 en base de 16

[Link] 24
3) CONVERSION HEXADÉCIMAL-BINAIRE
On remplace chaque symbole hexadécimal par les quatres bits équivalent.

Exp.1: CA516 = (110010100101) 2.

Exp.2: Convertir (A01)16 en binaire: (?)2

4) CONVERSION HEXADÉCIMAL-DÉCIMAL
Première méthode : on convertit l'hexadécimal en binaire et en suite le binaire en décimal.
Deuxième méthode : on multiplie la valeur décimale de chaque chiffre hexadécimal par son poids
et d'additionner ces produits. Ces poids sont des puissances de 16.

Exp.: E516 = Ex161 + 5x160 = 14 x 16 + 5 x 1 = 22910

5) CONVERSION DÉCIMAL-HEXADÉCIMAL
Division par 16 répétée
Exp. : 65010 = (?)16 LSB

650÷16 = 40,625 0.625 x 16 = 10 = A

40 ÷ 16 = 2,5 0,5 x 16 = 8 = 816
2 ÷ 16 = 0,125 0.125 x 16 = 2 = 216
MSB
la division se termine lorsque le quotient des entiers vaut 0 le nombre hexadécimal
[Link] 25
est donc 28A16
 2ème méthode
650 16
10 40 16 (650)10 = (28A)16
8 2 16
LSB 2 0

MSB
IV - NOMBRES OCTAUX
1) CONVERSION OCTAL-DÉCIMAL

Système octal : 8 chiffres (0 à 7)

Conversion Octal  Décimal
 Multiplier chaque chiffre par son poids et ensuite additionnant les produits.
Par exemple : 23748

Nombre octal : 2 3 7 4
Poids : 83 82 81 80

23748 = (2 x 83) + (3 x 82) + (7 x 81) + (4 x 80)

= (2 x 512) + (3 x 64) + (7 x 8) + (4 x 1)
= 1024 + 192 + 56 + 4 = 127610
[Link] 26
 2) CONVERSION DÉCIMAL-OCTAL
Division par 8 répétée (Premier Reste : LSB=LSD).
Exp.: Conversion du Décimal 359 en Octal.
2ème méthode:
359 8
7 44 8
4 5 8
LSB 5 0

MSB

3) CONVERSION OCTAL-BINAIRE
Chaque chiffre octal est représenté par 3 bit. Pour convertir, il suffit de remplacer chaque chiffre octal par les 3
bits correspondants.
Octal 0 1 2 3 4 5 6 7

Binaire 000 001 010 011 100 101 110 111

Exp.: : Convertissez en Binaire chacun des Octaux suivants :

a) 138 ; b) 1408
1 3 1 4 0
Solution a): b):
001 011 001 100 000
[Link] 27
 4) CONVERSION BINAIRE-OCTAL
On remplace, en allant de la droite vers la gauche, chaque 3 bits par le chiffre octal correspondant.

Exp.: Convertissez chacun des nombres binaires suivants en octal :

a) 110101 & b) 11010000100

a): 110 101 b): 011 010 000 100

6 5 =658 3 2 0 4 =32048
V - CODAGE

1) DÉCIMAL CODÉ BINAIRE (CODE DCB)

Le code DCB est une façon d'exprimer chaque chiffre décimal par un code binaire de 4 bits. L'avantage de ce
code est qu'il permet des conversions faciles entre ce code est nombres décimaux. La conversion décimal-
codeDCB :
Chiffre décimal 0 1 2 3 4 5 6 7 8 9
Code DCB 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
▪ Conversion Décimal-DCB
Pour exprimer un nombre décimal en code DCB, il suffit de remplacer chaque chiffre décimal par le code de 4 bits
approprié. Pour convertir un nombre DCB en décimal, on partage le nombre DCB en groupe 4 bits en
commençant par la droite et ensuite on remplace chaque groupe de 4 bits par le chiffre décimal équivalent.
Exp.:
Convertissez chacun des décimaux suivants en code DCB: 35 & 170
3 5 1 7 0
(35)10 (170)10
0011 0101 [Link] 0001 0111 0000
28
 ▪ Conversion DCB -Décimal
Exp.: Convertissez le code DCB 0011 0101 0001 en décimal.
0011 0101 0001

3 5 1
Addition de codes DCB

Étape 1 : Additionnez les nombres DCB en suivant les règles de l'addition binaire.
Étape 2 : Si la somme des 4 bits est ≤ 9  Résultat DCB valide.
Étape 3 : Si la somme de 4 bits est > 9 ou si une Retenue est créée  Résultat non valide.
 Additionnez 6 (0110) à la somme de 4 bits. Si une retenue est créée
lors de l'addition du 6, on la reporte au groupe de 4 bits suivant.
Exp. : Additionnez les DCB suivants :
a) 0011 + 0100
b) 10000110 + 00010011
Solution : a) 0011 3
+ 0100 + 4_ la somme des 4 bits est ≤ 9
0111 7  Résultat DCB valide
b) 1000 0110 86
+ 0001 0011 + 13_ la somme des 4 bits est ≤ 9
1001 1001 99  Résultat DCB valide
[Link] 29
Exp. : Additionnez les DCB suivants :
a) 1001 + 0100
b) 1001 + 1001

Solution :
a) 1001 9
+ 0100 +4
1101 Nombre DCB Non Valide (>9) 13
+ 0110 Addition de 6
0001 0011 Nombre DCB Valide

1 3

b) 1001 9
+ 1001 +9
1 0010 Non Valide (Retenue créée) 18
+ 0110 Addition de 6
0001 1000 Nombre DCB valide

1 8

[Link] 30
 2) CODE GRAY (code binaire réfléchi cyclique)

Le code gray permet de passer d'un code de nombre au suivant en ne changeant qu'un seul bit (chaque
combinaison est adjacente à la suivante. Le mot cyclique signifie que le dernier code est adjacent au premier)

Décimal Binaire Code Gray Décimal Binaire Code Gray

0 0000 0000 8 1000 1100

1 0001 0001 9 1001 1101
2 0010 0011 10 1010 1111
3 0011 0010 11 1011 1110
4 0100 0110 12 1100 1010
5 0101 0111 13 1101 1011
6 0110 0101 14 1110 1001
7 0111 0100 15 1111 1000

a) Conversion binaire-code Gray

Cette conversion suit les règles suivantes :
▪ Le bit de poids le plus fort du code Gray est le même que le MSB correspondant du nombre binaire.
▪ En se déplaçant de gauche vers la droite, on additionne chaque paire de bits adjacente du code binaire pour
obtenir le bit suivant du code Gray ( on jette les retenues).
Exp.:
1 1 1 0 1 Binaire

1 1+1 1+1 1+0 0+1

1 0 0 1 1 Gray
[Link] 31
b) Conversion code Gray- binaire

• Le MSB du code binaire est identique au bit correspondant du code Gray.

• On additionne chaque nouveau bit de code binaire créé au bit de code Gray adjacent suivant (on jette les
retenues).
Exp.:
0 1 1 0 1 Gray

0 0+1 1+1 0+0 0+1

0 1 0 0 1 Binaire

3) CODES ALPHANUMÉRIQUES
Les codes alphanumériques représentent des nombres et des caractères alphabétiques.

4) CODE ASCII

Le code ASCII (« American Standard Code for Information Interchange » qui signifie en français
« Code américain normalisé pour l'échange d'information» ) est un code alphanumérique universel utilisé
dans la plupart des ordinateurs et d'appareils électroniques. Ce code comprend 128 caractères et symboles
représentés par un code binaire de 7 bits.
Exp.: Le caractère A est codé en ASCII par le nombre 65 (dans notre système décimal habituel), qui
correspond en binaire au nombre 1000001.

[Link] 32
Table ASCII

[Link] 33
 Chapitre 2: Méthodes de simplification des expressions
booléennes
I- OPÉRATIONS ET EXPRESSIONS BOOLÉENNES

L'algèbre booléenne représente les mathématiques des systèmes numériques. Elle permet l'étude et
l'analyse des circuits logiques.
1) VARIABLE
En algèbre booléenne, une variable est une quantité logique qui prend soit la valeur 1 (Vrai) soit la valeur 0
(faux). Le complément est l'inverse d'une variable. Soit A une variable, son complément est A (on lit non A
ou l'inverse de A). Si A=1 alors A  0 et si A=0 alors A  1 . Un littéral est une variable ou le complément
d'une variable.

2) ADDITION BOOLÉENNE

Soient deux variables A et B telles que S = A+ B.

S = 1 si au moins un des littéraux de la somme vaut 1. S = 0 si tous les littéraux de la somme valent 0.

3) MULTIPLICATION BOOLÉENNE
Soient deux variables A et B telles que P = A B.
P = 0 si au moins un des littéraux du terme vaut 0. P = 1 si tous les littéraux du terme valent 1.
II- LOIS ET RÈGLES DE L'ALGÈBRE BOOLÉENNE.
1) LOIS DE L'ALGÈBRE BOOLÉENNE

Commutativité : A+B=B +A
AB = BA
Associativité : A + (B + C) = (A + B) + C
A(BC) = (AB)C
Distributivité : A(B + C) = AB + AC
[Link] 34
2) RÈGLES DE L'ALGÈBRE BOOLÉENNE.

1. A + 0 = A 7. A • A = A
.
2. A + 1 = 1 8. A • A = 0
3. A • 0 = 0 9. A = A
4. A • 1 = A 10.A + AB = A
5. A + A = A 11.A + AB = A + B
6. A + A = 1 12.(A + B)(A + C) = A + BC

Démontrer les règles 10, 11 et 12.

III- THÉORÈME DE DeMORGAN

Premier théorème : Le complément d'un produit de variable est égal à la somme des compléments des variables.
A.B A B
Deuxième théorème : Le complément d'une somme de variable est égal le produit des compléments des variables.

A B A.B
IV- SIMPLIFICATION PAR L'ALGÈBRE BOOLÉENNE

Les lois, les règles et les théorèmes de l'algèbre booléenne permettent de simplifier les expressions booléennes
de façon à les mettres sous leurs formes les plus simples ou les plus pratiques.

[Link] 35
1) SOMME DE PRODUIT (SDP)
a) Forme d'une somme de produits (SDP)
Exp.:
AB  ABC la somme peut contenir un terme sous la forme A.B.C mais
ABC  CDE  BC D
pas le terme sous la forme ABC .
A  CDE  BC D
AB  ABC  AC
b) Domaine d'une expression booléenne

C'est la série de toutes les variables contenues dans une expression booléenne.
Exp. : Domaine d'expression (AB + ABC) : Variables A, B, C.
Domaine d'expression (ABC + CDE + BCD) : Variables A, B, C, D, E.
c) Forme standard d'une SDP
Dans SDP  Parfois les termes de produits ne contiennent pas toutes les variables du domaine de l'expression.

Exp. : Le domaine de l'expression (ABC + ABD + ABCD) comprend les variables A, B, C et D.

Série complète des variables du domaine non représentée dans les 2 premiers termes : Manque D ou D
dans le 1° terme et C ou C dans le 2° terme.
SDP de forme standard : C'est une somme qui ne contient que des termes de produits incluant toutes les
variables (ou leurs complément) du domaine de l'expression.

Exp. : (ABCD + A B C D + ABC D) est une SDP standard.

Remarque: Toute SDP non standard  convertie en forme standard avec l'algèbre de Boole.

[Link] 36
d) Conversion de termes de produits en une SDP standard

Chaque terme de produit d'une SDP qui ne contient pas toutes les variables du domaine peut être converti sous
forme standard afin de contenir toutes les variables du domaine et leurs compléments.

Il suffit de multiplier chaque terme non standard par la somme de la variable manquante et de son complément.
On répète cette étape jusqu'à ce que tous les termes contiennent toutes les variables du domaine sous forme
complémentée ou non complémentée.

Exp. : Convertissez l'expression booléenne suivante en une SDP de forme standard : (ABC  A B  ABCD).
Solution : Domaine de somme de produits : A, B, C, D.
Le 1° terme A BC , ne contient pas D ou D,
A BC  A BC(D  D)  A BCD  A BCD
Multipliez-le par ( D  D) :
Le 2° terme A B , ne contient ni C ou C ni D ou D .
Multipliez-le d'abord par (C+ C ) : A B  A B(C  C)  A BC  A B C

Les 2 termes résultant ne contiennent pas D ou D . Multipliez-les par (D+ D ):

A B  A B C  A B C  A B C(D  D)  A B C(D  D)  A BCD  A BCD  A B CD  A B C D

Le 3° terme ABCD , est déjà sous forme standard.
 Forme standard de la SDP originale :
(ABC  A B  ABCD)  A BCD  A BCD  A BCD  A BCD  A B CD  A B C D  ABCD

[Link] 37
e) Représentation binaire d'un terme de produit d’une SDP

La valeur binaire d’un terme de produit standard est la combinaison de valeurs des variables pour laquelle ce
terme est égal à 1. Un terme de produit standard n'est égal à 1 que pour une seule combinaison de valeurs des
variables.
Exp.: : Le terme A BCD  1  A = 1, B = 0, C = 1 et D = 0
A BCD  0 pour toutes autres combinaisons.
Donc A BCD  [Link]  [Link]  1 Donc la valeur binaire du terme du produit ABC D est 1010
2) PRODUIT DE SOMMES (PDS)
a) Forme d'un produit de sommes (PDS)
Exp. :

( A  B)( B  C  D) Le produit peut contenir un terme sous la forme A BC mais pas
le terme sous la forme A B C.
(A + B + C)(C + D + E)( B  C  D )
A(C + D + E)( B + C + D )
b) Forme standard d'un produit de sommes (PDS)
C’est un produit de sommes qui contient des termes de sommes incluant toutes les variables du domaine
de l'expression booléenne.
Exp. : (A + B + C + D)(A + B + C + D)(A + B + C +D)  PDS de forme standard.

c) Conversion de termes de sommes en une PDS standard

Tout produit de sommes non standard peut être converti sous forme standard avec l'algèbre booléenne. Pour
convertir en forme standard on additionne a chaque terme non standard le produit de la variable manquante et
de son complément et ensuite on applique la règle (A + B)(A + C)=A + BC . On répète cette étape jusqu'à ce
que tous les termes contiennent toutes les variables du domaine sous forme complémentée ou non
complémentée.
[Link] 38
Exp.:
Convertissez l'expression ( A  B  C )( B  C  D)( A  B  C  D) en un PDS de forme standard.
Solution : Le domaine du produit de somme est A, B, C, D.

1° terme ( A  B  C ) ne contient pas D ou D .

Additionnez D D et appliquez la règle 12: [A + BC = (A+ B)(A + C)] :

( A  B  C )  D D  ( A  B  C  D)( A  B  C  D)
2° terme ( B  C  D) ne contient pas A ou A .
Additionnez A A et appliquez la règle 12 :

( B  C  D)  ( B  C  D)  A A  ( B  C  D  A)( B  C  D  A)
3° terme (A  B  C  D) est déjà sous forme standard.

Forme standard de la PDS originale est donc :

( A  B  C )( B  C  D)( A  B  C  D)  ( A  B  C  D)( A  B  C  D)( B  C  D  A)( B  C  D  A)(A  B  C  D)

d) Représentation binaire d'un terme de somme
La valeur binaire d’un terme de somme standard est la combinaison de valeurs des variables pour laquelle
ce terme est égal à 0. Un terme de somme standard n'est égal à 0 que pour une seule combinaison de valeurs
des variables.

Exp. : (A  B  C  D)  0 que si A=0, B=1, C=0 et D=1, donc la valeur binaire du terme de somme est 0101.

[Link] 39
3) CONVERSION D'UNE SDP STANDARD EN UN PDS

les valeurs numérique des termes d'une SDP ne sont pas présentent dans un PDS équivalent et vis versa.
Pour convertir on réalise les étapes suivantes :

• On détermine les nombres binaires de chaque terme de la SDP.

• On détermine les nombres binaires non inclus dans la SDP.

• On écrit le terme de somme équivalent pour chaque nombre binaire trouvé. Le PDS est le produit de ces
sommes.

Exp. : Soit la SDP A.B.C  A.B.C  A.B.C  A.B.C  A.B.C

l'évaluation en binaire est : 000 010 011 101 111 (ce sont des valeurs binaires qui produisent
un terme de produit égal à 1)

on a 3 variables alors le nombre de combinaison possible est 23=8, donc le PDS doit contenir 3 combinaisons.
Les valeurs binaires qui manquent dans la SDP est 001, 100 et 110. Sachant que ce sont des valeurs binaires
qui produisent un terme de somme égal à 0, alors le PDS est :
(A B C)(A B C)(A B C)
On peut convertir un PDS standard en SDP standard en suivant une méthode similaire.

[Link] 40
V- TABLE DE VÉRITÉ
1) ÉTABLISSEMENT D’UNE TABLE DE VÉRITÉ
Une table de vérité est une liste des combinaisons possibles des valeurs (0 ou 1) des variables d'entrée
et de sortie. Si on a n (n est un entier) variables alors le nombre des combinaisons est 2n. Pour mieux
comprendre on va établir les tables de vérités des SDP et PDS suivants :
SDP : S  A.B.C  A.B.C  A.B.C
Cette SDP est égale à 1 pour 001, 100 et 111. Le domaine comprend 3 variables, donc il y a 8
combinaisons. Pour les autres 5 combinaisons S = 0. La table de vérité est donnée par le
tableau suivant :

A B C S
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

[Link] 41
 PDS : S  ( A  B  C )( A  B  C )( A  B  C )( A  B  C )( A  B  C )
Ce PDS est égal à 0 pour 000, 010, 011, 101 et 110

2) DÉTERMINATION DES SDP ET PDS À PARTIR DE LA TABLE DE VÉRITÉ

Pour déterminer l'expression standard d'une SDP on énumère les valeurs binaires des variables d'entrées
pour lesquelles la sortie est égale à 1. Pour déterminer l'expression standard d'un PDS on énumère les
valeurs binaires des variables d'entrées pour lesquelles la sortie est égale à 0. Ensuite on remplace
chaque valeur binaire par le terme correspondant. Par exemple :

A B C S • détermination de la SDP : la sortie vaut 1 pour

les valeurs binaires 011, 100, 110 et 111. En
0 0 0 0 remplaçant chaque valeur binaire par le terme
0 0 1 0 de produit correspondant on obtient la SDP :

0 1 0 0 A.B.C  A.B.C  A.B.C  A.B.C

0 1 1 1 • détermination de PDS : la sortie vaut 0 pour
les valeurs binaires 000, 001, 010 et 101. En
1 0 0 1 remplaçant chaque valeur binaire par le terme
de produit correspondant on obtient le PDS :
1 0 1 0
1 1 0 1
(A B C)(A B C)(A B C)(A B C)
1 1 1 1

[Link] 42
 VI- DIAGRAMMES DE KARNAUGH
Le diagramme de Karnaugh est un tableau de carrés (on l'appelle aussi table de Karnaugh) qui présente toutes
les valeurs possibles des variables d'entrée et de sortie résultante pour chaque valeur.
 Outil graphique permettant la simplification des expressions booléennes.
 Produit les SDP ou les PDS les plus simple possible.
Diagrammes de Karnaugh à 3 variables
Tableau de 8 = 23 carrés (Nombre total de combinaisons possibles).
Illustration du cas de 3 variables A, B et C.

Valeur d'un carré déterminée par les valeurs binaires de A, B et C.

Exp. : carré du coin supérieur gauche possède une valeur binaire

de 000 et celui du coin inférieur droit possède une valeur binaire de
101

Diagramme de Karnaugh à 3 variables

Illustration des termes de produits standard
Les carrés sont arrangés de façon à ce que des cases ‘voisines’ n'aient qu'une variable qui soit différente.
Les carrés qui différent par une seule variable sont adjacents :
Un carré est adjacent avec les carrés avec lesquels est en contact et qui se trouvent en haut, en bas, à gauche
et à droite, sauf ceux qui se trouvent en sa diagonale.
Chaque carré de la rangée du haut est adjacent au carré correspondant de la rangée en bas, et chaque carré
de la colonne du droite est adjacent au carré correspondant de la colonne de gauche.
[Link] 43
VII- SIMPLIFICATION D'UNE SDP AVEC LE DIAGRAMME DE KARNAUGH

Une SDP simplifiée (minimisée) peut être conçue avec moins de portes logiques qu'une SDP standard, d'où
l'importance de ce procédé de minimisation
1) Diagrammes de Karnaugh d'une SDP standard
SDP standard  Pour chaque terme de produit placer un 1 dans le diagramme de Karnaugh.
Exp.: Pour A.B.C on place un 1 dans le carré 101.

Lorsqu’un diagramme de Karnaugh de la SDP est complet :

Quantité totale de 1 est égale au nombre de termes de produits contenus dans la SDP standard. Les carrés ne
contenant pas de 1 sont ceux pour lesquels la PDS = 0.
▪ Illustration du procédé à suivre pour créer un diagramme de Karnaugh :

Étape 1 : Déterminez valeur binaire de chaque terme de produit de SDP standard.

Étape 2 : Pour chaque terme de produit évalué, placez un 1 sur le diagramme de Karnaugh dans le carré ayant
la même valeur que le terme de produit.

Exp. : A.B.C A.B.C A.B.C A.B.C

000 001 110 100

Création d'un diagramme de Karnaugh

pour une SDP standard

▪ On peut mettre dans les autres cases

vides des 0. [Link]

44
▪ Diagramme de Karnaugh d'une SDP non standard
Si la SDP n'est pas standard : le terme qui n'est pas complet va avoir plusieurs valeurs binaires qui
correspondent à toutes les valeurs possibles des variables manquantes. Par exemple :

Exp. : Dressez le diagramme de Karnaugh de la SDP : A.  AB  A.B.C

Solution : SDP non standard : il manque 2 variables dans le 1° terme, 1 dans le 2° et
le 3° terme est standard. Effectuons l'extension numérique :

A.  AB  A.B.C
0 0 0 1 0 0 110
001 101 Dans le diagramme de Karnaugh à 3
variables, chaque valeur binaire résultante
010 permet de placer un 1 dans le carré
011 approprié.

[Link] 45
2) SIMPLIFICATION (MINIMISATION) D’UNE SDP AVEC DIAGRAMME DE KARNAUGH
Après avoir établi la table de Karnaugh, 3 étapes permettent de déterminer la SDP minimisée (ou simplifiée) :
Étape 1 : Grouper des 1 contenus dans des carrés adjacents,
Étape 2 : Détermination du terme de produit de chaque groupe et
Étape 3 : Addition des termes de produits résultants.
Règles de groupement des 1
1- Un groupe peut contenir 1, 2, 4, 8 ou 16 carrés.
2- Chaque carré de1 groupe doit être adjacent à au moins 1 autre carré du même groupe.
3- Toujours inclure le plus grand nombre possible de 1 dans un groupe.
4- Chaque 1 du diagramme de Karnaugh doit être inclus dans au moins un groupe.
5- Des groupes peuvent se chevaucher.
Exp.: Groupez les 1 dans chacun des diagrammes de Karnaugh suivants :
Solution : Illustration d’une façon de groupement des 1.

Contiguïté des rangées de Contiguïté des colonnes de

haut et du bas [Link] gauche et de droite
46
▪ Détermination de la SDP minimisée à partir du diagramme de Karnaugh

Règles appliquées pour minimiser la SDP :

1- Groupez les carrés à 1. Les variables contradictoires se présentant dans le

groupe sous forme complémentée et non complémentée sont éliminées.

2- Déterminez le terme de produit minimisé de chaque groupe selon :

Diagramme de Karnaugh à

Groupe à a) 3 variables b) 4 variables

1) 1 Carré  Un terme de produit à 3 variables.  Un terme de produit à 4 variables.
2) 2 Carrés (doublet)  Un terme de produit à 2 variables.  Un terme de produit à 3 variables.
3) 4 Carrés (quartet)  Un terme à 1 variable.  Un terme de produit à 2 variables.
4) 8 Carrés (octet)  Une valeur de 1 à l'expression.  Un terme à 1 variable.
5) 16 Carrés ---  Une valeur de 1 à l'expression.

3- Additionnez tous termes déterminés  expression minimisée de la SDP.

[Link] 47
Exp. : Déterminez les termes de produits du diagramme de Karnaugh de la figure ci-dessous. En déduire

l'expression minimisée de la SDP.

Solution : Dans cette figure :

Le groupe des 8 carrés formant l’octet contiennent A, non A, C, C , D et D :

 Variables à éliminer ; le terme de produit est donc B.
Le groupe des 4 carrés formant le quartet contiennent B, B , D et D ;
le terme de produit résultant est donc AC .

Le groupe des 2 carrés formant le doublet contiennent B et B ;

le terme de produit est donc ACD .

 La SDP minimisée : B  AC  ACD

[Link] 48
 Exp. : Déterminez les termes de produits de chaque diagramme de Karnaugh de la figure ci-dessous. En

déduire l'expression minimisée de la SDP.

Solution : Le terme de produit minimisé résultant de chaque groupe est illustré sur cette figure.

 Les SDP minimisées correspondant sont :

a) AB  BC  A BC
b) B  A C  AC
c) AB  AC  A BD
D) D  BC  A BC

[Link] 49
VIII- SIMPLIFICATION D'UN PDS AVEC LE DIAGRAMME DE KARNAUGH

La méthode de simplification d'un PDS avec le diagramme de Karnaugh est sensiblement la même que celle
utilisé pour simplifier une SDP, à l'exception qu'il faut travailler avec des 0 au lieu des 1.

Exp. : Dressez le diagramme de Karnaugh du PDS standard suivant :

(A  B  C  D)(A  B  C  D)(A  B  C  D)(A  B  C  D)(A  B  C  D)
Solution : Expression évaluée comme ceci :

(A  B  C  D)(A  B  C  D)(A  B  C  D)(A  B  C  D)(A  B  C  D)

1100 1011 0010 1111 0011
Placement des 0 dans le diagramme de
Karnaugh pour chaque terme de somme
standard.

[Link] 50
 Exp. : Utilisez un diagramme de Karnaugh pour minimiser le PDS standard suivant :
(A  B  C)(A  B  C)(A  B  C)(A  B  C)(A  B  C)

Solution : Les valeurs binaires de l'expression sont :

(0+0+0)(0+0+1)(0+1+0)(0+1+1)(1+1+0)
Le diagramme de Karnaugh du PDS standard et le groupement sont
illustrés par la figure suivante :

 Le PDS minimisé : A(B  C) (équivalente à l'expression standard

d'origine).

Le groupement des 1, illustré sur ce même diagramme

 La SDP équivalente : A B  AC  A(B  C)

[Link] 51
IX- CONVERSION ENTRE PDS ET SDP

Dans les diagrammes de Karnaugh qui représente un PDS on peut insérer dans les carrés vide
des 1, ainsi on peut déterminer l'expression de la SDP équivalente. Pour un diagramme d'une
SDP, on insère dans les carrés vides des 0 et ainsi on peut déterminer le PDS équivalent.

Expression de PDS :
Tous les carrés ne contenant pas de 0 contiennent des 1 formant l'expression
SDP équivalente.

Expression de SDP :
Tous les carrés ne contenant pas de 1 contiennent des 0 formant l'expression
PDS équivalent.

Exp. : En utilisant un diagramme de Karnaugh, convertissez l'expression de PDS standard suivant en un PDS
minimisé, en une SDP standard et en une SDP minimisée :
(A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D)

[Link] 52
Solution : Les 0 du PDS standard sont placés et groupés pour obtenir l'expression du PDS minimisée (Figure
a).
(A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D) (A  B  C  D)

Figure b : Des 1 sont inscrits dans les carrés ne contenant pas de 0.

 Un terme de produit standard qui forme la SDP standard.

Figure c : Illustration du groupement des 1  obtenir expression de SDP minimisée

A.B.C D  [Link]  A.B.C D  ABC D  ABC D 

(A+B+C) (B+C+D) (B+C+D) ABC D  ABCD  ABC D  ABC D  ABCD BD + BC + AC + B C D

Figure a : PDS minimisé Figure b : SDP standard Figure c : SDP minimisée

[Link] 53
 CHAPITRE 3 : SYSTÈMES COMBINATOIRES
.
Etant donné un circuit dont les éléments de commutation sont binaires, on dira que ce
circuit est combinatoire si les sorties, à un instant donné, sont uniquement fonction des
entrées au même instant.
x1
A un instant t donné : s = ft(x1, …..,xn). s
xn
I - PORTES LOGIQUES

1) INVERSEUR

L'inverseur (circuit NON) permet de changer un niveau logique donné en son niveau logique opposé: Cette
opération s'appelle l'inversion ou la complémentation.
Table de vérité de l'inverseur :
Il permet de changer un 1 en 0 et un 0 en 1.
Son symbole est : A A X
X ou
BAS (0) HAUT (1)
HAUT (1) BAS (0)
l'expression logique de l'inverseur : l'entrée est A, la sortie est X  A
2)PORTE ET (AND) & NON ET (NAND)
a) Porte ET
La porte logique ET est un des circuits de base à partir desquels sont construites toutes les fonctions logiques.
Une porte ET se compose au moins de deux entrées et d'une seule sortie. Elle effectue l'opération appelée la
multiplication logique.
A L'expression logique de la
Le symbole de la porte à 2 entrées : B X
porte ET : X = A.B

[Link] 54
 ▪ La porte ET avec des ondes impultionnelles :

Table de vérité de la porte ET (And)

Entrées Sorties
A B X
0 0 0
0 1 0
1 0 0
1 1 1

b) Porte NON-ET (NAND)

La porte NON-ET effectue l'inverse de la porte ET. Les portes NON-ET peuvent se combiner pour effectuer des
opérations ET, OU ou NON

A
A X
X B
B

L'expression logique de la porte NON-ET : XA.B

(elle est équivalente aussi à OU négative : )

[Link] 55
 3)PORTE OU (OR) & NON OU (NOR)

a) Porte OU

La porte OU est un autre circuit de base qui effectue l'opération appelée l'addition logique. Elle est composée d'au
moins deux entrées et une seule sortie.

Le symbole: A
X
B

L'expression logique de la porte OU : X = A + B

La table de vérité :
A B X=A+B
0 0 0
0 1 1
1 0 1
1 1 1

La porte OU avec des ondes impultionnelles :

A
x
B

[Link] 56
 b) Porte NON-OU
Les portes NON-OU sont des portes importantes car elles peuvent, elles aussi, être utilisées pour
réaliser des portes ET, OU ou NON. Cette porte permet d'effectuer l'inverse de la porte OU.
Symbole :
A
A A
X équivalent à X (il est équivalent aussi à ET négatif X
B
)
B B

L'expression logique de la porte NON-OU : X A  B

4) PORTE OU EXCLUSIF & NON-OU EXLUSIF
a) Porte OU exclusif (XOR)
Ces portes aussi sont traitées comme des éléments logiques de base. On peut aussi les construire à partir des
portes OU, NON-OU, NON-ET etc...
Symbole : A
B X

La sortie X est à l'état Haut si les entrées sont à des niveaux différents. La sortie est à l'état Bas si les états des
deux entrées sont identiques. Table de vérité
A B X=A + B
0 0 0
0 1 1
1 0 1
1 1 0
[Link] 57
b) NON-OU exclusif (NON XOR)
La porte NON-OU exclusif effectue l'opération inverse de celle de la porte OU exclusif. Son symbole est :

A B S=
0 0 1
0 1 0
1 0 0
5) PORTES LOGIQUES À CIRCUITS INTÉGRÉS 1 1 1
Il existe trois technologies de circuits intégrés numériques (CI) utilisant des portes logiques de base :
CMOS, TTL et ECL. Cette partie sera étudiée en détail dans un autre chapitre.
II - CONCEPTION DE CIRCUITS LOGIQUES COMBINATOIRES.

Dans ce paragraphe on réalisera des circuits logiques à partir d'une expression booléenne ou d'une table de vérité.
1) A PARTIR D'UNE EXPRESSION BOOLÉENNE
Examinons l'expression booléenne suivante : X = AB + CDE.

On constate que cette expression est une SDP de deux termes et qu'elle possède un domaine de 5 variables.
Pour mettre en oeuvre cette expression booléenne, il faut une porte ET à 2 entrées pour créer le terme AB et une
porte ET à 3 entrées pour créer le terme CDE. Ensuite, il faut une porte OU à 2 entrées pour combiner les 2
termes ET. A AB
B
X = AB + CDE
C
D
E ACD
[Link] 58
2) A PARTIR D'UNE TABLE DE VERITE
Soit la table de vérité suivante :

A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0

D'après la table de vérité on détermine X. X ABC AB.C

C'est une SDP à 2 termes. Donc il faut deux portes ET avec 3 inverseurs. Un inverseur pour
obtenir le complément de A de la première porte et les deux autres pour obtenir les
compléments de B et C de la deuxième porte.

[Link] 59
3) LOGIQUE COBINATOIRE
a) Logique ET-OU

Nous avons vu que les SDP sont exécutées avec des portes ET pour chaque terme de produit et les portes OU
pour faire la somme des produits. Ce concept s'appelle la logique ET-OU.
Soit un circuit ET-OU à 4 entrées :

A AB
B
X = AB + CD (SDP)
C
D CD
L'opération logique du circuit ET-OU de la figure ci-dessus peut s'énoncer de la façon suivante : la sortie X est au
niveau Haut si les deux entrées A et B sont au niveau Haut ou si les deux entrées C et D sont au niveau Haut.
Il existe des circuits intégrés ET-OU spécifiques. Par exemple le circuit 74HC58 qui est un composant CMOS
qui contient 2 circuits ET-OU séparés en un seul boîtier comme le montre la figure ci-après

Exercice: donner le digramme logique qui correspond à :

SPD: X  AC  B.C

Diagramme logique [Link] 60

b) Logique ET-OU-NON

C'est un circuit ET-OU complémenté. Il suffit de rajouter un inverseur à la sortie du circuit ET-OU. La sortie
est donc :

X A.BC.D(A  B).(C D) c'est un PDS.

L'opération logique du circuit ET-OU-NON peut s'énoncer de la façon suivante : la sortie X est au niveau Bas
si les deux entrées A et B sont au niveau Haut ou si les deux entrées C et D sont au niveau Haut.

Il existe des circuits intégrés ET-OU-NON spécifiques. Par exemple le circuit 74LS51 et 74LS54 qui sont des
circuits TTL.

c) Logique OU exlusif
Bien que ce cette porte est considérée comme un type de porte logique à part entière avec son symbole unique,
elle se compose en réalité de deux portes ET, d'une porte OU et de deux inverseurs.

X  AB  AB
B

La logique NON-OU exclusif, on rajoute un inverseur à la sortie du OU exclusif.

[Link] 61
4) PROPRIÉTÉ UNIVERSELLE DE LA PORTE NON-ET
La porte NON-ET est une porte universelle. Elle peut être utilisée pour réaliser les opérations NON, ET, OU et
NON-OU :

• NON : A A

A AB
AB  AB
• Porte ET : B

A
• Porte OU : AB  A  B
B

• NON-OU : Exercice

5) PROPRIÉTÉ UNIVERSELLE DE LA PORTE NON-OU

La porte NON-OU est une porte universelle. Elle peut être utilisée pour réaliser les opérations NON, ET, OU et :

NON OU ET

• NON-ET : Exercice [Link] 62

6) LOGIQUE COMBINATOIRE AVEC NON-ET & NON-OU
Les symboles NON-ET & OU négatif sont appelés des symboles synonymes (NON-OU & ET négatif).
Dans certains cas il est utile de remplacer le NON-ET et le NON-OU par leurs synonymes pour clarifier
des diagrammes logiques.

Logique NON-ET : A.B  A  B le OU négatif

Logique NON-OU : A  BA.B le ET négatif

Exp :

A A
A.B B
B
AB  CD
≡≡

C C

CD D
D

[Link] 63
 FONCTIONS
LOGIQUES COMBINATOIRES
I- ADDITIONNEUR.

Les additionneurs sont très importants dans les ordinateurs et dans un grand nombre de systèmes numériques.
1) DEMI ADDITIONNEUR
La règle de base de l’addition binaire est : 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1 et 1 + 1 = 10.

Ces opérations s’effectue par un demi additionneur. Le demi additionneur prends deux nombres binaires à ses
entrées et produit deux nombres binaires à ses sorties : un bit de somme et un bit de retenue.
Symbole : Demi-Additionneur Table de vérité
A B Csor 
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

 : Somme
Csor : Retenue de sortie
A et B : Variables d'entrée (opérandes)

Table de vérité 
Développer expressions de Somme et de Retenue de sortie.
 Sortie de Retenue Csor = 1  A = B = 1.
 Csor s'exprime par ET des entrées : Csor = AB
 Sortie de Somme  = 1  A  B.
  s'exprime par OU exclusif des entrées :  = A  B Diagramme logique du Demi-Additionneur

Exercice : réaliser le demi additionneur en n’utilisant que les portes Nand.

[Link] 64
 2) ADDITIONNEUR COMPLET
Cet additionneur prend deux bits d’entrée et une retenue d’entrée et produit une sortie de somme et une
retenue de sortie.
Table de vérité de l‘Additionneur complet
A B Cen  Csor
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
Symbole logique de l‘Additionneur complet
1 0 0 1 0
La différence fondamentale entre un demi-additionneur et un 1 0 1 0 1
additionneur complet est que ce dernier traite une retenue
1 1 0 0 1
d’entrée.
1 1 1 1 1
La somme s'exprime :  = (A  B)  Cen
La retenue de sortie : Csor = AB + (A  B) Cen A et B : Variables d'entrée (opérandes)
Cen : Retenue d'entrée
Diagramme logique de l'additionneur complet : Csor : Retenue de sortie
 : Somme

[Link] 65
3) ADDITIONNEUR COMPLET CRÉE AVEC DES DEMI ADDITIONNEUR :
Exercice : Faites le schéma d'un additionneur complet formé par deux demi additionneurs.
Solution

Additionneur complet créé avec

2 Demi-Additionneurs

Exp. : Pour chacun des 3 additionneurs complets de la figure ci-dessous, déterminez les sorties en réponse
aux entrées illustrées.

0 0
1 0 0
1 1
0 1 1

Solution :
a) Bits d'entrée A = 1, B = 0 et Cen = 0.
1 + 0 + 0 = 1 ; Pas de Retenue   = 1 et Csor = 0.
b) Bits d'entrée A = 1, B = 1 et Cen = 0.
1 + 1 + 0 = 0 ; Avec Retenue de 1   = 0 et Csor = 1.
c) Bits d'entrée A = 1, B = 0 et Cen = 1.
1 + 0 + 1 = 0 ; Avec Retenue de 1   = 0 et Csor = 1.
[Link] 66
4) ADDITIONNEURS BINAIRES PARALLÈLES
Un additionneur binaire parallèle est formé par le branchement d’au moins deux additionneurs complets en
fonction du nombre des bits qu’il faut additionner.
Pour additionner deux nombres binaires, il faut un additionneur complet pour chaque bit des nombres. Il faut
donc deux additionneurs pour des nombres de 2 bits, 4 additionneurs pour des nombres de 4 bits, etc. La
sortie de retenue de chaque additionneur est connectée à l’entrée de retenue de l’additionneur du bit de rang
plus élevé suivant.
Diagramme d’ensemble d’un additionneur parallèle de 2 bits

Les bits de poids les plus faibles des deux nombres sont représentés par A1 et B1. Les bits de poids les plus
forts des deux nombres sont représentés par A2 et B2. les trois bits de la somme sont : Σ3, Σ2 et Σ1 .

Remarque : la retenue de sortie de l'additionneur de gauche devient le bit de poids le plus fort (MSB) de la
somme, Σ3 .

[Link] 67
 Exp. : Déterminez la somme produite par l'additionneur parallèle de 3 bits. Identifiez retenues intermédiaires
lors d'addition 1 0 1 et 0 1 1.

Solution : LSB  Additionneur de droite :

5) ADDITIONNEUR PARALLÈLE DE 4 BITS

Un additionneur parallèle de 4 bits de base est créé avec 4 étages d’additionneurs complets :

C0 : Entrée de Retenue externe.

C4 : Retenue de sortie d'additionneur du MSB.
C1, C2 et C3 : Retenues internes.
1 à 4 : Sorties de la Somme.

Parmi les additionneurs parallèle de 4 bits disponibles en

circuits d'intégration à moyenne échelle (MSI: medium scale
integration), citons 74LS83A et 74LS283. Les
caractéristiques de ces circuits sont disponibles dans des
fiches techniques donnés par les manufacturiers.

[Link] 68
6) MONTAGE EN CASCADE D'ADDITIONNEURS
Montage spécial de 2 additionneurs de 4 bits  Somme de 2 nombres de 8 bits.
On peut utiliser un montage de deux additionneurs de 4 bits pour faire la somme de 2 nombres de 8 bits.
C0 est connectée à la masse puisqu'il n'y a pas de retenue sur la position du bit de poids le plus faible et on
connecte la sortie de retenue de l'additionneur des rangs de poids faibles à l'entrée de retenue de l'additionneur
des rangs de poids forts : c'est le montage en cascade. C8 est la retenue de sortie. L'additionneur des rangs de
poids faibles est celui qui traite les 4 bits de poids les plus faibles des nombres et l'additionneur des rangs de
poids forts est celui qui traite les 4 bits de poids les plus forts des nombres de 8 bits.

Additionneur de 8 bits :
Mise en cascade d‘Additionneurs de 4 bits

Exercice : faire le schéma d'une cascade d'additionneurs de 4 bits pour former un additionneur à 16 bits .

Additionneur de 16 bits : Mise en cascade d‘Additionneurs de 4 bits

[Link] 69
 II- COMPARATEURS
Le rôle du comparateur est de comparer les grandeurs de deux quantités binaires afin de déterminer la
relation existant entre elles.

1) Égalité
la porte OU exclusif peut servir de comparateur de base. Elle peut comparer l'égalité entre deux bits : quand les
entrées d'une porte OU exclusif sont égales la sortie est égale à 0, si les entrées sont différentes la sortie sera
égale à 1.

Opération d'un comparateur de base

Comparer des nombres binaires de 2 bits chacun  Utiliser un OU exclusif additionnel.
A0

B0
A=B
A1

B1

Diagramme logique d'un comparateur d'égalité pour 2

nombres de 2 bits
[Link] 70
Exp. : Appliquez les groupes de nombres binaires suivants aux entrées du comparateur de la figure ci-dessous
et déterminez la sortie en suivant les niveaux logiques dans le circuit.

a) 10 et 10
b) 11 et 10

Solution :

2) INÉGALITÉ
La plupart des comparateurs CI indiquent trois sorties : la sortie d'égalité et deux sorties indiquant quel
nombre binaire est le plus grand.

Pour déterminer une inégalité entre les nombres binaires A et B, on examine le bit
de poids le plus fort de chaque nombre.

▪ si A3=1 et B3=0, le nombre A est plus grand que le nombre B.

▪ si A3=0 et B3=1, le nombre B est plus grand que le nombre A.

▪ si A3=B3, on examine le rang de poids plus faible suivant pour identifier une condition d'inégalité, etc.
[Link] 71
 Exp.: Déterminez les sorties A = B, A > B et A < B pour les nombres aux entrées du comparateur illustré à la
figure suivante :

Solution : aux entrées : A  0110 et B  0011.

0 1 1 0
0 0 1 1
=
A>B  Sortie A > B est HAUT (1) et les autres sorties BAS (0)
▪ Résumé cas d’un bit chacune
Table de vérité

Logigramme d’un Comparateur sur un bit

[Link] 72
Comparateur de grandeurs de 4 bits MSI
74HC85  Comparateur 4 bits MSI.

En plus des entrées et sorties du comparateur,

le 74HC85 contient 3 autres entrées en
cascade : A < B, A = B et A > B.
 Entrées permettant mise en cascade de
plusieurs comparateurs
 Traiter des binaires > 4 bits.

Diagramme des broches et symbole logique du comparateur de

grandeurs de 4 bits : 74HC85

Comparer de plus grands binaires de bits 

▪ Sorties A < B, A = B et A > B du comparateur des rangs faibles sont connectées aux Entrées en Cascade
correspondantes du comparateur des rangs plus élevés suivants.

▪ Entrée A = B du comparateur des rangs plus faibles reliée au niveau HAUT et ses entrées A < B et A > B aux
niveaux BAS.

[Link] 73
Exp. : Utilisez des comparateurs 74HC85 pour comparer les grandeurs de 2 nombres de 8 bits. Illustrez les
comparateurs et interconnexions appropriées.

Solution :
II faut 2 CI 74HC85 pour comparer 2 nombres de 8 bits.
 Connectés dans un arrangement en cascade comme l'illustre la figure :

Comparateur de nombres 8 bits en utilisant 2 CI 74HC85

[Link] 74
 III- DÉCODEUR
n
C’est un circuit à n entrées et 2 sorties, il active la sortie qui porte le numéro équivalent au nombre binaire
d’entrée tandis que les autres sont inactives (restent à zéro)
1) DÉCODEUR 2X4
Pour décoder toutes les combinaisons d'entrée avec 2 bits il faut 4 lignes de sortie. Une seule sortie qui sera
activée à la fois .

Table de vérité S0  A B

S0
A S2  A B
A
S1
B S1  AB
B S2
S3 S3  AB
V(1)

Table de vérité S0  A B
A B S0 S1 S2 S3
A S0 A S2  A B
S1 0 0 0 1 1 1
B S2 0 1 1 0 1 1 B S1  AB
S3 1 0 1 1 0 1
1 1 1 1 1 0 S3  AB
V(0)
[Link] 75
 2) DÉCODEUR DCB-7 SEGMENTS

Ce décodeur reçoit un code DCB à ses entrées et produit des sorties pour piloter des afficheurs à 7 segments,
afin d'obtenir un affichage décimal.

Symbole logique d'un décodeur / pilote DCB-7

segments à sorties d'état valide BAS
Exemple de composant MSI permettant de décoder une entrée DCB et de piloter un afficheur à 7 segments :
74LS47

Exemple :
affichage
de 3

Brochage et symbole logique du décodeur/pilote DCB-7 segments : 74LS47

13/05/2018

[Link] 76
Décodeur/pilote DCB-7 segments MSI

Table de vérité

[Link] 77
 IV CODEURS
Le codeur est un circuit logique qui effectue l'opération inverse du décodeur. Il reçoit un niveau valide à l'une de
ses entrées et le convertit en une sortie codée. C’est un circuit à 2n entrées et n sorties, il génère un code binaire
équivalent au numéro d’une entrée activée

e0
S0 1
e1
Codeur/ Encodeur
e2
1 S1 1
Active e3

Déc A B C D
1) CODEUR DÉCIMAL-DCB 0 0 0 0 0
1 0 0 0 1
Déc/BCD
0 2 0 0 1 0
A
1 3 0 0 1 1
B
2 4 0 1 0 0
D C
. 5 0 1 0 1
. D
6 0 1 1 0
.
9 7 0 1 1 1
8 1 0 0 0

[Link] 9 1 0 0 1 78
D'après la table, on peut analyser la logique en déterminant les relations entre chaque bit DCB et les
chiffres décimaux. Par exemple A est toujours égal à 1 pour les chiffres 8 et 9. l'expression OU de ce
bit, en termes de chiffres décimaux, peut donc s'écrire de la façon suivante :
A= 8 + 9

de même pour B, C et D:
Déc A B C D
0 0 0 0 0
B= 4 + 5 + 6 + 7; C = 2 + 3 + 6 + 7 et D=1 + 3 + 5 + 7 + 9.
1 0 0 0 1
0 2 0 0 1 0
1
D 3 0 0 1 1
2 4 0 1 0 0
3 C 5 0 1 0 1
6 0 1 1 0
4 7 0 1 1 1
.
.
B 8 1 0 0 0
7
9 1 0 0 1
8 A
9

[Link] 79
 VI- MULTIPLEXEUR (MUX)

Le MUX de base possède plusieurs lignes de données d'entrée et une seule ligne de sortie, c'est un composant
qui permet d'acheminer les informations numériques de plusieurs sources sur une seule ligne. Il permet
également de sélectionner des données numériques d'une ou l'autre des entrées vers la sortie, c'est pourquoi on
l'appelle aussi le sélecteur de données.
De façon générale, avec n entrées d'adresses (n lignes de sélection), on peut sélectionner une entrée de donnée
parmi 2n.

Table de vérité

a0 S S  a 0 e0  a 0 e1
e0
MUX 2 1 S 0 e0
e1
1 e1

a0 a0

e0 S

e1
Symbole logique d'un multiplexeur 2 vers 1
[Link] 80
 1) MULTIPLEXEUR À 4 ENTRÉES
Table de vérité

a1 a0 S
e0
0 0 e0
e1
MUX 4 1 S 0 1 e1
e2
1 0 e2
e3 1 1 e3

a1 a0
Symbole logique d'un multiplexeur/sélecteur de données 1 parmi 4.

C'est les 2 bits de sélection qui permettent de choir les données qui traversent vers la sortie. Le tableau ci
dessus donne toutes les combinaisons possibles.

D'après le tableau ci dessus on peut déterminer que :

S  e0 a 0 a 1
S  e1 a 0 a1
L'expression totale de la sortie est : S  e0 a 0 a 1  e1 a 0 a1  e2 a 0 a1  e 3 a 0 a 1
S  e2 a 0 a1
S  e 3a 0 a 1
[Link] 81
Le circuit logique qui permet de réaliser cette opération de multiplexage :

S  e0 a 0 a 1  e1 a 0 a 1  e2 a 0 a1  e 2 a 0 a 1
a0

a1

e0

e1
S
e2
U1
2 4
e3 1A 1Y
3
1B
5 7
2A 2Y
6
On trouvera des multiplexeur à 2 entrées (MSI) : le 74HC157A contient 4 2B
multiplexeur à 2 entrées séparés. Ces 4 multiplexeur partage la même ligne 11 9
3A 3Y
de sélection des données et une entrée de validation. Un niveau Bas à l'entrée 10
3B
de validation permet aux entrées sélectionnées de traverser la sortie et un 14 12
4A 4Y
niveau haut les bloque. 13
4B

Il existe aussi des multiplexeur à 8 entrées (MSI) et, par conséquent 3 lignes 1
A/B
de sélection. Il possède une de validation et deux sortie (la sortie et son 15
E
complément).
74HC157

[Link] 82
Exemple d'application : Conversion parallèle-série

0 e0

1 e1

1 e2

0 e3
S 1
1 e4

1 e5

0 e6

1 e7

a2a1a0
0 10

[Link] 83
2) GÉNÉRATION D’UNE FONCTION LOGIQUE À L’AIDE D’UN MUX
C B A S F
0 0 0 D0 0
a) Fonction de n variables avec un Mux à 2n entrées d’adresse
0 0 1 D1 0
0 1 0 D2 0
A D7 D6 D5 D4 D3 D2 D1 D0 Soit la fonction F  A.B.C  A.B.C  A.B.C  A.B.C
B
C
0 1 1 D3 1
1 0 0 D4 1
S
1 0 1 D5 0
Pour avoir F à la sortie du Mux (S = F) il suffit de relier D0, D1, D2 et
D5 à 0 et de relier D3, D4, D6et D7 à 1. 1 1 0 D6 1
Exercice Donnez l’ équation simplifiée du schéma suivant : 1 1 1 D7 1
Solution

[Link] 84
VII- DÉMULTIPLEXEUR (DEMUX)

Le DEMUX effectue l'opération inverse d'un multiplexeur. Il prend les données sur une seule ligne et les
distribue à un nombre donné de lignes de sortie. Le DEMUX est également appelé distributeur de données.
▪ Exemple de multiplexeur à une entrée et 4 sortie :

les deux lignes de sélection de

S0
données valident une seule
S1 E porte à la fois. Les données de
MUX 1 4
E la ligne d'entrée traversent la
S2
porte sélectionnée jusqu'à sa
S3 ligne de sortie.

a1a0
01
▪ Circuit logique qui permet de réaliser cette opération de démultiplexage :
Table vérité E S0
a1 a0 S3 S2 S1 S0
S1
0 0 / / / E a0
0 1 / / E / S2

1 0 / E / / a1
S3
1 1 E / / /
[Link] 85
 Chapitre 4: SYSTEMES SEQUENTIELS
Un système est dit séquentiel, lorsque la ou les sorties dépendent de la combinaison des entrées et de l'état
antérieur (mémoire).

La plupart des traitements ne sont pas uniquement combinatoires mais souvent séquentiels. Dans un traitement
séquentiel le système doit pouvoir mémoriser certaines valeurs pour pouvoir les réutiliser.

Une bascule est un composant qui permet de réaliser la fonction Mémoire.

I - BASCULES
1) BISTABLES

Les bistables sont des éléments de mémoire qui permettent un stockage temporaire et possédant 2 états stables.

a) Bistable S-R (Set-Reset)

• Bistable S-R à entrée d'état valide Haut
Il existe deux versions de bistable S-R : le bistable S-R à entrée d'état valide Haut et le bistable S R à entrée
d'état valide Bas.
S R Qn+1 Qn 1
R
Q
0 0 Q n Q
Qn n
mémoire

0 1 0 1 Mise à 0
Q
S 1 0 1 0 Mise à 1

1 1 0 0 non Valide
Qn 1  R  S Qn  R.S  [Link] (état interdit)
[Link] 86
▪ Bistable S-R
S R à entrée d'état valide Bas

S
SS RR Qn+1 Qn 1
Q
Qn 1  S . [Link]  S  [Link]
0 0 1 1 Non valide

0 1 1 0 Mise à 1

1 0 0 1 Mise à 0
Q
R
1 1 Qn Qnn mémoire

Symbole :
S Q S Q

R Q Q
R

Bistable S-R Bistable S R

CI : le 74LS279 comporte 4 bistables.

[Link] 87
 b) Bistable S-R à entrée de validation
Il a le même fonctionnement de la bistable S-R sauf que celui ci à une entrée de validation. Les entrées S et R
déterminent l'état de la bistable lorsqu'un niveau Haut est appliqué à l'entrée VAL.

Si un niveau Bas est appliqué à l’entrée VAL, les sorties de la bascule est dans l’état ‘mémoire’. D’ailleurs, ce type
de bascule permet d’éviter le cas non valide.
Diagramme logique
Symbole
S
Q Q
S
VAL VAL
Qn 1  S .VAL  [Link]
R
Q Q
R

Exp.:

[Link] 88
c) Bistable D (à entrée de validation)

Autre type d'élément Bistable à entrée de validation.

Distinct du bistable S-R car ne comporte que 1 seule entrée en plus de VAL.
 Entrée appelée entrée D (Donnée).
Diagramme logique
Symbole
D
D Q
Q
VAL
VAL
Q

CI : le circuit 74LS75 contient 4 bistables D

table de vérité
Exp.:
Entrées Sorties
Observations
D VAL Qn 1 Qn 1
0 1 0 1 ÉTAT 0

1 1 1 0 ÉTAT 1

X 0 Qn Qn Aucun changement
(mémoire)

 Sortie Q suit l'entrée D lorsque VAL est HAUT.

[Link] 89
2) BASCULES SYNCHRONES

▪ Les bascules synchrones sont des éléments bistables (multivibrateur bistables), qui peuvent être déclenchés par
un front positif ou négatif.

▪ Le terme synchrone indique que la sortie ne change d'état qu'au front positif (ou au front négatif) sur le signal de
commande (d'horloge).

a) Bascule S-R déclenchée par signal d'horloge

Entrées S et R de la bascule S-R : Entrées Synchrones car données transportées sont transférées à la
sortie seulement lors des fronts déclencheurs du signal d'horloge.
Signal d’horloge H

S Q
H
t0
R Q

[Link] 90
 Si S est HAUT et R est BAS
Sortie Q passe à HAUT lors du front déclencheur du signal d'horloge.
Si S est BAS et R est HAUT
Sortie Q passe à BAS lors du front déclencheur du signal d'horloge.
Si S et R sont BAS  Sortie conserve son état en cours.
Des HAUT sur S et R  Condition non valide.

a) S = 1, R = 0 : Bascule passe à l'état 1 b) S = 0, R = 1 : Bascule passe à l'état 0 c) S = 0, R = 0 :

lors du front positif du signal d'horloge lors du front positif du signal d'horloge Bascule ne change pas d'état.
(ou conserve son état 1 si déjà à l'état 1). (ou conserve son état 0 si déjà à l'état 0).
▪ table de vérité d'une bascule S-R à déclenchement par front positif

Entrées sorties observation

S R Horloge Qn 1 Qn 1
: transition du niveau Bas au niveau Haut
0 0 X Qn Qn État antérieur du signal d'horloge

0 1 0 1 Etat 0 X : condition indifférente

Qn : niveau de sortie avant la transition du
1 0 1 0 État 1 signal d'horloge

1 1 ? ? Etat interdit
Remarque : Opération de base et table de vérité de bascule S-R à déclenchement par front négatif identiques à
celles à déclenchement par front positif, sauf que le front déclencheur est le front descendant du signal
d'horloge. [Link] 91
Exp.: Déterminez les formes d'onde des sorties Q et Q
Q de la bascule ci-dessous en réponse aux entrées S, R et
HORLOGE de la figure a). Supposez que la bascule à déclenchement par front positif est initialement à l'état 0.

Solution :
Les formes d'onde résultantes de Q et Q en réponse aux formes d'onde d'entrée de la partie a) sont illustrées
à la figure b).

1. Intervalle 1 : S = BAS et R = BAS  Q ne change pas.

2. Intervalle 2 : S = BAS et R = HAUT  Q = BAS (état 0).
3. Intervalle 3 : S = HAUT et R = BAS  Q = HAUT (état 1).
4. Intervalle 4 : S = BAS et R = HAUT  Q = BAS (état 0).
5. Intervalle 5 : S = HAUT et R = BAS  Q = HAUT (état 1).
6. Intervalle 6 : S = HAUT et R = BAS  Q demeure à l'état HAUT.

[Link] 92
b) Bascule D déclenchée par signal d'horloge

La bascule D est une bascule S-R à laquelle on a ajouté un inverseur .

Bascule D à déclenchement par front positif :
 Une entrée de Donnée D et une entrée Horloge.

Bascule D  pratique pour stocker un seul bit de donnée (1 ou 0).

 Déclenchement par front positif formée d'une bascule S-R et d'un

inverseur.

Bascule D
Si entrée D est HAUT lorsqu'un signal d'horloge est appliqué
Bascule mise à l'état 1 et HAUT d'entrée D stocké par bascule lors du
front montant du signal d'horloge.

Si entrée D est BAS lorsqu'un signal d'horloge est appliqué

 Bascule mise à l'état 0 et BAS d'entrée D stocké par bascule lors du
front montant du signal d'horloge. Table de vérité de bascule D à
déclenchement par front positif
À l'état 1  Bascule stocke un 1.
Entrées Sorties Observations
À l'état 0  Bascule stocke un 0. D HORLOGE Q Q
1 1 0 État 1 (stocke un 1)
0 0 1 État 0 (stocke un 0)

Remarque : Bascule D à déclenchement par front négatif fonctionne de manière identique, sauf que front
déclencheur est un front descendant du signal d'horloge.
 Sortie Q Suit entrée D lors du front déclencheur du signal d'horloge.

[Link] 93
 Exp. : À partir des formes d'onde de l'entrée D et de l'entrée d'horloge à la figure a), déterminez la forme d'onde
de la sortie Q si la bascule est initialement à l'état 0.

Solution :

Sortie Q passe à l'état d'entrée D lors du front allant vers le positif du signal d'horloge
Sortie résultante illustrée à la figure b).

CI spécifiques contenant des bascules D déclenchées par front positif ou négatif.

74AHC74 à bascules D doubles.

CI 74AHC74 à bascules D doubles: contenant des bascules D (2

bascules identiques indépendantes )déclenchées par front positif ou
négatif.

Symbole logique du circuit

[Link] 94
 c) Bascule J-K déclenchée par signal d'horloge

La bascule J-K est la plus utilisée par rapport aux autres bascules vues précédemment. Elle fonctionne de la
même façon que La bascule S-R sauf que la bascule J-K ne possède pas de sortie non valide.
Diagramme logique simplifié d'une bascule J-K à déclenchement par front positif :

Diagramme logique simplifié d'une

bascule J-K à déclenchement par
front positif

Table de vérité d'une bascule J-K à déclenchement par front positif

Entrées Sorties Observations

J K HORLOGE Q
Qn 1 QQ
n 1

0 0 ↑ Q0n QQn0 Aucun changement

0 1 ↑ 0 1 État 0
1 0 ↑ 1 0 État 1
1 1 ↑ Qn0
Q Q0n
Q Basculement

Notes : Bascule J-K ne possède aucun état non valide. La table de vérité de bascule J-K déclenchée par front
négatif identique sauf que front déclencheur est descendant.

[Link] 95
 Exp.: Les formes d'onde de la figure a) sont appliquées aux entrées J, K et HORLOGE. Déterminez sortie Q si
la bascule est initialement à l'état 0.

• Bascule à déclenchement par front

négatif (rond à entrée horloge)

Solution :
Sortie Q ne changera que lors du front descendant du signal d'horloge (vers -).
Forme d'onde Q résultante illustrée à la figure b).

• impulsion d'horloge  J et K sont HAUT (Condition de basculement)

Q passe à HAUT.

• impulsion d'horloge  Condition des entrées ne provoque aucun changement

Q demeure à HAUT.

• impulsion d'horloge  J est BAS et K est HAUT (Condition d'état 0)

Q passe à BAS.

• impulsion d'horloge  J est HAUT et K est BAS (Condition d'état 1)

Q passe à HAUT.

• impulsion d'horloge  Condition d'état 1 existe toujours sur J et K

 Q demeure à HAUT. [Link] 96
d) Entrées asynchrones
Un fonctionnement est dit asynchrone lorsque la prise en compte de l'évolution des entrées s'effectue
indépendamment du signal d'horloge. Les bascules utilisent des entrées asynchrones qui permettent d'effectuer
l'état de l'état de la bascule sans tenir compte de l'horloge.

Symbole logique d'une bascule munie d'entrées asynchrones de niveau valide Bas :
RAU
Désignations :
J RAU pour remise à 1 (ou SET, PRESET, SD) et
G1
G3 Q RAZ pour remise à 0 (ou RESET, CLEAR, RD).
Horloge

G2 G4 Q
K

RAZ
Exp. : Pour la bascule J-K à déclenchement par front positif munie d'entrées asynchrones de la figure a),
déterminez la sortie Q pour les entrées illustrées sur le chronogramme si Q est initialement BAS.

[Link] 97
 Solution :
Sortie Q résultante illustrée à la figure b).

1. Impulsions 1, 2 et 3 : RAU est BAS et garde bascule à l'état 1 peu importe les entrées J et K.
2. Impulsions 4, 5, 6 et 7 : Condition de basculement produite par HAUT aux entrées J, K, RAU et RAZ.
3. Impulsions 8 et 9 : Entrée RAZ est BAS, gardant bascule à l'état 0 peu importe les entrées synchrones (J et K).

74HC112 à bascules J-K doubles CMOS  2 bascules identiques indépendantes à déclenchement par front -
munies d'entrées asynchrones de niveau valide BAS.

Exp. : Formes d'onde 1J, 1K, 1HORLOGE, 1RAU et 1RAZ de la figure a) sont appliquées aux entrées d'une
bascule à déclenchement par front négatif d'un CI 74HC112. Déterminez la forme d'onde de la sortie 1Q.

Solution :
Forme d'onde 1Q résultante illustrée à la figure b).
Note :
Chaque fois qu'un BAS appliqué aux entrées 1 RAU ou 1 RAZ
 Bascule mise à l'état 1 ou à état 0 peu importe les niveaux des autres entrées.

[Link] 98
6) APPLICATION DES BASCULES

 Diviseur de fréquence
application des bascules : Division de la fréquence d'une forme d'onde périodique. Appliquer onde
impulsionnelle à l'entrée HORLOGE d'une bascule J-K connectée en mode de basculement (J = K = 1)

Bascule change d'état à chaque front déclencheur du signal d'horloge (ici front +).
⇒ Sortie Q -> onde rectangulaire de fréquence égale à ½ celle du signal d'horloge.

[Link] 99
Exp. 2 bascules J-K utilisées pour diviser la fréquence d’horloge par 4.
La fréquence à la sortie QA est divisée par 2 à l’aide de la bascule A

Appliquer une onde impulsionnelle à l'entrée HORLOGE d'une bascule J-K connectée en mode de basculement
(J = K = 1).

Bascule J-K servant de diviseur de fréquence

⇒ Sortie QA : Onde rectangulaire de fréquence égale à ½ celle du signal d'horloge.

⇒ Sortie QB vaut ¼ de la fréquence horloge d'origine.
⇒ Division de fréquence par 2n (n : nombre de bascules).

[Link] 100
Exp.: Développez la forme d'onde de sortie (f sor) du circuit à la figure ci-dessous lorsqu'une forme d'onde
rectangulaire de 8 kHz est appliquée à l'entrée HORLOGE de la bascule A (déclenchement par front positif)

Solution :
Les 3 bascules sont connectées afin de diviser la fréquence du signal d'entrée par 8 (23 = 8). Forme d'onde
fsor illustrée à la figure ci-jointe. Comme il s'agit de bascules à déclenchement par front positif, les sorties
varient lors des fronts positif.
Une impulsion de sortie est produite à toutes les 8 impulsions d'entrée ; la fréquence de sortie est donc 1
kHz comme illustré ci-dessus.

[Link] 101
 Diviseur de fréquence par deux réalisé avec une bascule D

Il existe un montage particulier réalisé avec une bascule D.

c’est celui où la sortie /Q est reliée à l’entrée D

Supposons que la sortie Q soit au niveau « 0 » à l'instant t0. D et sont donc au niveau « 1 ». A
l'instant t1 se produit le premier front actif. La sortie Q bascule et passe au niveau « 1 » puisque l'entrée
D est au niveau « 1 ».

Entre les instants t1 et t2, l'entrée D est au niveau « 0 ». Donc, à l'instant t2, Q revient au niveau « 0 »
et D au niveau « 1 ». A l'instant t3, Q repasse au niveau « 1 » et ainsi de suite.

[Link] 102
  Compteurs
Le compteur modulo N est un système séquentiel possédant N états différents et passant d’un état au
suivant lors de l’application d’une impulsion. Les compteurs sont, en général, réalisés à partir de plusieurs
(n) bascules interconnectées entre elles tels que N =2n.

Il y a 2 types de compteur : le compteur synchrone et le compteur asynchrone.

➢ Compteur asynchrone

Un compteur asynchrone: Dans les compteurs

asynchrones, seule la première bascule est
Horloge synchronisée par un signal d'horloge externe.

➢ Compteur synchrone
Un compteur synchrone: Dans un compteur
synchrone toutes les bascules sont synchronisées
simultanément avec le même signal d'horloge.

Horloge

[Link] 103
 Exp. Compteur modulo N=4
Concept illustré par bascules J-K à déclenchée par front négative (–) (état initial à 0).

Bascule A déclenchée lors du signal d'horloge.

Sortie Q de la bascule A déclenche B à chaque fois que QA transite de HAUT vers BAS.
Formes d'onde QA et QB résultantes illustrées sur figure ci-jointe.

Séquence de QA et QB de cette figure :

- Avant impulsion 1 d'horloge, QA = 0 et QB = 0 ;

- Après impulsion 1, QA = 1 et QB = 0

- Après impulsion 2, QA = 0 et QB = 1

- Après impulsion 3, QA = 1 et QB = 1.

Bascules générant une séquence

binaire ascendante : 2 répétitions
[Link] (00, 01, 10, 11) 104
Exp. Compteur modulo N=16

compteur asynchrone modulo 16, il compte de 0 à 15.

[Link] 105