Scribd
Importer
113 vues2 pages

Méthodologie de conception SoC et Co-design

Le document présente plusieurs exercices portant sur la conception de systèmes sur puce (SoC) et la méthodologie de co-conception. Les exercices abordent des sujets comme les transistors MOS, les portes logiques, les niveaux de conception ainsi que les avantages et problèmes du co-design.

Transféré par

fezai rayen
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
113 vues2 pages

Méthodologie de conception SoC et Co-design

Le document présente plusieurs exercices portant sur la conception de systèmes sur puce (SoC) et la méthodologie de co-conception. Les exercices abordent des sujets comme les transistors MOS, les portes logiques, les niveaux de conception ainsi que les avantages et problèmes du co-design.

Transféré par

fezai rayen
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

2LT

Série N°3 : Systèmes sur puce SoC


2022-2023 et co-design

Exercice 1 :
1) Expliquer une méthodologie de conception.
2) Pourquoi il est nécessaire de suivre une méthodologie pour concevoir un SoC.
3) Quels sont les objectifs d’une méthodologie de conception.
4) Définir un bloc de propriété intellectuelle (IP).
5) Détailler les différentes classes de ce bloc.
6) Citer les différents niveaux de conception d’un SoC.
Exercice 2:
1) Donner les symboles des deux transistors NMOS et PMOS. Décrire qualitativement le
fonctionnement de ces derniers et compléter le tableau suivant par ON (conduit) / OFF
(ne conduit pas).
Voltage NMOS PMOS
5V (1 logique)
0V (0 logique)

2) Donner la structure interne (à base de transistor) d’un inverseur CMOS. Décrire


qualitativement le fonctionnement de cet inverseur.
3) Donner la structure interne (à base de transistor) des deux portes logiques de base
NAND et NOR. Déduire la structure interne des portes AND et OR.
4) Soit les montages suivants utilisant des transistor MOS. Donnez les fonctions logiques
de ces circuits.

1
5) Soit le montage suivant. Donner l’équation de S. Donner l’architecture interne de S
utilisant des transistor MOS.

Exercice 3:
1) Donner les étapes du flot de conception classique (les niveaux de conception) et les
expliquer brièvement.
2) Quelles sont les caractéristiques d’une démarche de conception ascendante.
3) Quelles sont les contraintes de la démarche ascendante.
4) Quelles sont les caractéristiques d’une démarche de conception descendante.
Exercice 4:

1) Définir la méthodologie de Co-design.


2) Quels sont les avantages du Co-design.
3) Quels sont les problèmes à considérer dans la phase de partitionnement.
4) Citer les objectifs de partitionnement.
5) Il y a « trois types de synthèse », les expliquer brièvement

Vous aimerez peut-être aussi