Université Ibn Tofail Année Universitaire
2016/2017
Faculté des sciences
Dept de Physique
Kénitra.
Travaux dirigé d'électronique Numérique I
SMP S6
Série 4
Exercice 1:
Sans simplifier la fonction suivante, la réaliser à l’aide de 2 décodeurs à 3 entrées et 8 sorties et de
quelques portes (signaux actifs au niveau haut).
F A B C D E F ABCDEF A B CDEF ABC D E F
Exercice 2
Utiliser le décodeur SN 74 154 pour réaliser les fonctions :
F1 D CBA DC B A D C BA DC BA DC B A
F2 D C B A D CBA DC
Exercice 3
La figure 1 montre un décodeur à deux entrées (quatre sorties) :
1- Vérifier son fonctionnement lorsque l’entrée de validation (‘‘strobe’’) est mise à zéro, puis à 1.
2- Monter que la mise en cascade de deux décodeurs à deux entrées indiquée sur la figure 2 permet de
réaliser un décodeur à trois entrées (8 sorties) grâce à l’entrée de validation.
1
Exercice 4
Exprimer algébriquement les fonctions suivantes :
Exercice 5 :
La fonction Multiplexeur 2 vers 1 correspond à la définition donnée ci-dessous :
Si le signal de contrôle S vaut 0, alors le multiplexeur transmet le signal d’entré A vers la sortie Y.
Sinon , le multiplexeur transmet le signal d’entré B vers la sortie Y.
1. Après avoir établi la table de vérité puis le tableau de Karnaugh de cette fonction
multiplexeur, donner l’expression de sortie Y en fonction des entrées A et B et du signal de
sélection S,
a. En effectuant une synthèse sur les 1.
b. En effectuant une synthèse sur les 0.
c. Vérifier l’égalité des deux expréssions.
2. Etablir le schéma logique du multiplexeur 2 vers 1.
2
Exercice 6:
Soit le schéma de la figure ci-dessous:
1- Donner l'expression de S1, S2 et S.
2- Ecrire S sous sa première forme canonique.
4- Prendre D bit de poids le plus fort et réaliser cette fonction en utilisant le 74LS150.
1. Etablir la table de vérité du circuit
2. Donner l’équation logique du circuit
3. Simplifier l’équation logique du circuit
4. Etablir le logigramme correspondant, en utilisant que des portes logique NAND.
