Scribd
Importer
24 vues3 pages

Conception Circuits Logiques avec MAX+PLUS II

Le document décrit la conception graphique hiérarchique de circuits logiques sous ALTERA MAX+plus II. Il présente l'objectif de réaliser le circuit comp2bit à partir du circuit comp1bit précédemment conçu, ainsi que les tables de vérité d'entrée et de sortie correspondantes.

Transféré par

keltoumtebbani2112
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd
24 vues3 pages

Conception Circuits Logiques avec MAX+PLUS II

Le document décrit la conception graphique hiérarchique de circuits logiques sous ALTERA MAX+plus II. Il présente l'objectif de réaliser le circuit comp2bit à partir du circuit comp1bit précédemment conçu, ainsi que les tables de vérité d'entrée et de sortie correspondantes.

Transféré par

keltoumtebbani2112
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd

République Algérienne Démocratique et populaire.

Ministère de l’enseignement supérieur et de la Recherche


scientifique.

Université : El Bachir el Ibrahimi.

Département d’électronique

M1 Systèmes télécommunication
Rapport de TP02 CP FPGA :
Conception graphique hiérarchique des circuits
logique sous ALTERA MAX+plus II

Réalisé par : Groupe : 01


Tebbani Keltoum Sous-groupe : 02
Année universitaire : 2022/2023
I. Objectif :
L'objectif de cette séance est de prouvé que le MAX+ PLUS II peut être utilisé pour la
conception graphique hiérarchique.

II. Manipulation :
En utilisant l’éditeur graphique de MAX +PLUS II, faire la conception graphique des circuits
logiques comp2bit qui prend le circuit précédemment réalisé (comp1bit):

III. Réponses des questions :


Tables de vérité d’entrée et de sortie :
b2 b1 a2 a1 Fs F1 F2
0 0 0 0 0 0 1
1 0 0 0 1 0 0
0 1 0 0 1 0 0
1 1 0 0 1 0 0
0 0 1 0 0 1 0
1 0 1 0 0 0 1
0 1 1 0 0 1 0
1 1 1 0 1 0 0
0 0 0 1 0 1 0
1 0 0 1 1 0 0
0 1 0 1 0 0 1
1 1 0 1 1 0 0
0 0 1 1 0 1 0
1 0 1 1 0 1 0
0 1 1 1 0 1 0
1 1 1 1 0 0 1

Vous aimerez peut-être aussi