Scribd
Importer
71 vues3 pages

Contrôle terminal L2 IMA : Circuits DCB et séquentiels

Le document décrit la conception de circuits combinatoires et séquentiels pour réaliser des additionneurs décimaux codés binairement (DCB) et un compteur 3-bits. Pour les circuits combinatoires, il présente la conception d'un additionneur 4-bits avec retenue, d'un circuit de normalisation du résultat et d'un additionneur DCB complet. Pour les circuits séquentiels, il décrit le fonctionnement d'une bascule D et donne les spécifications pour concevoir un compteur/décompteur 3-bits.

Transféré par

freecharger23
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
71 vues3 pages

Contrôle terminal L2 IMA : Circuits DCB et séquentiels

Le document décrit la conception de circuits combinatoires et séquentiels pour réaliser des additionneurs décimaux codés binairement (DCB) et un compteur 3-bits. Pour les circuits combinatoires, il présente la conception d'un additionneur 4-bits avec retenue, d'un circuit de normalisation du résultat et d'un additionneur DCB complet. Pour les circuits séquentiels, il décrit le fonctionnement d'une bascule D et donne les spécifications pour concevoir un compteur/décompteur 3-bits.

Transféré par

freecharger23
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

L2 IMA

Architecture des Machines 2

Contrôle terminal – 2022-23


Nom : Prénom :

Documents autorisés : 1 feuille A4 recto-verso manuscrite.


Le barème est donné uniquement à titre indicatif.
Cette feuille est à rendre avec la copie !
Temps : 2h.

1 Circuits combinatoires (12 pts)


Le codage DCB (Décimal Codé Binaire) consiste à coder un nombre décimal sur 4
bits : 0000 pour 0, 0001 pour 1, 0010 pour 2, 0011 pour 3 et ainsi de suite jusqu’à 1001
pour 9. Les valeurs au-delà (1010 jusqu’à 1111) ne sont pas utilisées.
Nous voulons faire un additionneur de nombre DCB mais il est clair que nous ne
pouvons pas faire un additionneur complet : avec 2 chiffres DCB et une retenue entrante,
il faudrait faire une table de vérité à 512 lignes (22×4+1 ).
Nous allons plutôt procéder en 2 étapes :
1. Nous allons réaliser un additionneur 2× 4-bit ADD4 avec retenue entrante.
2. Ensuite, on va réaliser un circuit N ORM qui en fonction du résultat et de la retenue
sortante et du résultat de ADD4 va normaliser le résultat au format DCB.

1.1 Additionneur 4-bit


A B A3..0 B3..0

Rs ADD1 Re Rs ADD4 Re

S S3..0
— Donnez les équations de sortie d’un additionneur 1-bit ADD1.
— Donnez le schéma de l’additionneur 4-bit ADD4.

1.2 Normalisation du résultat


Notre circuit de normalisation doit prendre le résultat de la somme des deux chiffres
DCB S et la retenue sortante Rs de l’étape précédente et doit les convertir en un chiffre
DCB valide D et éventuellement une retenue sortante Rd .

1
L2 IMA Architecture des machines 2

Rs S3..0

N ORM

Rd D3..0

Le résultat de ADD4, Rs et S, peut être vu comme un nombre sur 5-bit, X = Rs :: S,


entre 0 et 31 :
— Si X < 10, on obtient encore un chiffre DCB (pas besoin de normaliser), D = S ,
et Rd = 0 (pas de retenue décimale).
— Si 10 ≤ X < 20 alors la somme décimale a produit un nombre supérieur à 10
donc une retenue décimale est produite – Rd = 1, et le chiffre DCB obtenu D est
X − 1010, c’est à dire X − 10.
— Enfin, le cas X ≥ 20 ne peut pas arriver. En fait, si on somme 2 chiffres décimaux
avec une retenue entrante, on obtient au maximum 19 = 9 + 9 + 1 Donc un X ≥ 20
ne peut pas être résultat de ADD4 avec des opérandes codés en DCB.

Réalisez les tâches suivantes :


1. Écrivez la table de vérité de N ORM , 5 entrées – Rs et S3..0 donc 32 lignes, 5
sorties – Rd et D3..0 .
2. Produire les équations réduites par Karnaugh des sorties.
3. Dessinez le circuit correspondant.

1.3 Synthèse
A3..0 B3..0 A7..0 B7..0

Rs ADCB1 Re Rs ADCB2 Re

S3..0 S7..0

1. À partir des circuits ADD4 et N ORM , réalisez l’additionneur complet DCB –


ADCB1.
2. En utilisant des circuits ADCB1, réalisez un additionneur de 2 chiffress DCB –
ADCB2.

2
L2 IMA Architecture des machines 2

2 Circuits séquentiels (8 pts)


2.1 Bascules
Compléter le chronogramme ci-dessous qui décrit le comportement d’une bascule D
sensible au front montant :
CLK

2.2 Compteur
On désire réaliser un compteur/décompteur 3-bit cyclique. A chaque impulsion d’hor-
loge, un signal extern ID indique si le compteur doit s’incrémenter (+1 avec ID = 0)
ou se décrémenter (-1 avec ID = 1).

ID

CLK (D)CP T

Par exemple, tant que ID = 0, le compteur passe (à chaque impulsion d’horloge) par
000, 001, 010, 011, 100 puis, lorsque ID = 1, 011, 010 puis lorsque ID = 0, 011, 100,
101, etc.
1. Combien faut-il de bascules D pour réaliser (D)CP T ?
2. Donner la table de transition.
3. Donner les équations de sortie réduites, si nécessaire, par Karnaugh.
4. Tracer le circuit.

Vous aimerez peut-être aussi