Architecture Mod
Architecture Mod
les systèmes
d ’exploitation
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
HISTORIQUE
er
1945 1 Ordinateur
ere Traitement
1 génération par lots
1960 tubes électroniques
eme
1970
2 génération
Temps
Réseau transistors
partagé
1980 eme
3 génération
Graphisme mini-ordinateurs
1990
Convivialité
Processeurs et
2000 micro-ordinateurs
Transparence
MODELE DE VON NEUMANN
Unité de stockage
EXEMPLE D'UN PC
Périphériques de sortie Mémoires de masse
Disque
Ecran Imprimante Disquette
dur
Unité
Microprocesseur Mémoire centrale
Clavier Souris
Périphériques d'entrée
INFORMATIQUE ?
INFORMATION AUTOMATIQUE
INFORMATIQUE
INFORMATIQUE ?
Traitement
Automatisé
de l'Information
L’INFORMATION
L'information se caractérise par :
- le nom de la société,
- le prénom et le nom du commercial,
- son numéro de téléphone,
- son adresse
Création
Actions Modification
possibles
Annulation
Recherche
LA FORME DE L’INFORMATION
- NOM SOCIÉTÉ
- NOM COMMERCIAL - PRÉNOM COMMERCIAL
- TÉL
- ADRESSE
Exemple :
DISTRIBUFILM
DUBOIS JEAN
02 99 30 25 01
33 RUE DES OISEAUX 35000 RENNES
LA CODIFICATION
NORMALISANT
CODENSANT
PRECISANT
DEBUT
PRENDRE LA CARTE DE
VISITE
PRENDRE LE FICHIER
D'ADRESSE
FIN
DEBUT
RECOPIER
RECOPIE LE NOM SOCIETE
DE LA FICHE SUR LA FEUILLE LA FICHE
SUR
RECOPIE LE NOM
DE LA FICHE SUR LA FEUILLE LA FEUILLE
RECOPIE LE PRENOM
DE LA FICHE SUR LA FEUILLE
RECOPIE LE TEL.
DE LA FICHE SUR LA FEUILLE
RECOPIE L'ADRESSE
DE LA FICHE SUR LA FEUILLE
FIN
UN ALGORITHME
- garder l'information
opérations effectuées par la mémoire
- traiter l'information
opérations effectuées par l'UAL
La COMMANDE de l'UAL
LES INSTRUCTIONS
4 types d'instructions :
porte a
OU i1 porte b
i2
porte a porte b
ET
i3
LA REPRESENTATION DE
L'INFORMATION
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
1er Octet 2ème Octet
Le système GENERAL :
n n-1 1 0
X= A n*B + A n-1*B +.......+ A 1*B + A 0*B
Coefficients Puissances de B
LES SYSTEMES DE NUMERATION
Le système DECIMAL :
0 2 4 6 8
2 =1 2 =4 2 = 16 2 = 64 2 = 256 10
1 3 5 7 9
2 = 1024
2 =2 2 =8 2 = 32 2 = 128 2 = 512
CONVERSION DECIMAL-BINAIRE
DECIMAL BINAIRE
22 2
0 11 2
1 5 2 22(10) =10110(2)
1 2 2
0 1
CONVERSION BINAIRE-DECIMAL
BINAIRE DECIMAL
ON UTILISE LA FORMULE :
n n-1 1 0
X= An*B + A n-1*B +.......+ A1*B + A0*B
X=1 1 1 1 0 1 1
6 5 4 3 2 1 0 POSITION DU BIT OU PUISSANCE DE LA BASE
X = 64 + 32 + 16 + 8 + 0 + 2 + 1
X = 123
1111011(2) = 123(10)
ADDITION BINAIRE
Règle : 0+0 = 0
0+1 = 1
1+0 = 1
1+1 = 10 DONC 0 AVEC UNE RETENUE 1
Exemple : 11 RETENUES
11010
+11100
110110
LE SYSTEME HEXADECIMAL
Hexadécimal = BASE 16
On dispose de 16 "chiffres" pour représenter
les nombres :
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
1994 16
Sens de lecture
39 124 16
74 12 7 1994(10) = 7CA(16)
10
C
A
CONVERSION HEXADECIMAL - DECIMAL
1
3F51
+456A
84BB
15 + 5 = 16 + 4
1 + A = 1 + 10 = 11 = B
"je pose 4 et je
retiens la base : 1"
Extrait de la table ASCII
D H Ch D H Ch D H Ch D H Ch D H Ch
32 20 SP 64 40 @ 96 60 ` 128 80 Ç 160 A0 á
33 21 ! 65 41 A 97 61 a 129 81 ü 161 A1 í
34 22 « 66 42 B 98 62 b 130 82 é 162 A2 ó
35 23 # 67 43 C 99 63 c 131 83 â 163 A3 ú
36 24 $ 68 44 D 100 64 d 132 84 ä 164 A4 ñ
37 25 % 69 45 E 101 65 e 133 85 à 165 A5 Ñ
38 26 & 70 46 F 102 66 f 134 86 å 166 A6 ª
39 27 ‘ 71 47 G 103 67 g 135 87 ç 167 A7 º
40 28 ( 72 48 H 104 68 h 136 88 ê 168 A8 ¿
41 29 ) 73 49 I 105 69 i 137 89 ë 169 A9 ¬
42 2A * 74 4A J 106 6A j 138 8A è 170 AA ¬
43 2B + 75 4B K 107 6B k 139 8B ï 171 AB ½
44 2C , 76 4C L 108 6C l 140 8C î 172 AC ¼
45 2D - 77 4D M 109 6D m 141 8D ì 173 AD ¡
46 2E . 78 4E N 110 6E n 142 8E Ä 174 AE «
47 2F / 79 4F O 111 6F o 143 8F Å 175 AF »
48 30 0 80 50 P 112 70 p 144 90 É 176 B0 ¦
49 31 1 81 51 Q 113 71 q 145 91 æ 177 B1 ¦
Extrait de la table ASCII
0 1 ... 3 4
0000 0001 0011 0100
0 NUL DLE ... 0 @
0000
1 SOH DC1 ... 1 A
0001
... ... ... ... ... ...
4 EOT DC4 4 D
0100
... ... ... ... ...
B VT ESC ; K
1011
P P P U
é é é N
r r r I
T
i i i
E
p
h
p
h
p
h
U D
é é é
r r r A E MEMOIRE
i i i C
q q q L O
M
CENTRALE
u u u
M
e e e A
N
1 2 3 D
E
DIMM 4
DIMM 3
BI DIMM 2
O DIMM 1
S
Pile IDE 1
IDE 2
FDC
ORGANES PRINCIPAUX
Microprocesseur
U
N
I
T
E
U D MEMOIRE
A E
C
L O
CENTRALE
M
M
A
N
D
E
BUS
Unité Centrale
LES MEMOIRES
Elles existent sous trois formes :
La mémoire VIVE ou RAM (Random
Access Memory)
La mémoire de MASSE
RAM ET ROM
ROM RAM
Circuit DIP Barrettes SIMM 8 bits/30 pins
(Dual In-line Package) 256Ko,1Mo,4Mo
RAM
Barrettes SIMM 32 bits/72 pins RAM
1Mo,2Mo,4Mo,16Mo,32Mo,64Mo,128Mo
Barrettes DIMM 72 bits/168 pins
8Mo,16Mo,32Mo,64Mo,128Mo
1
2
7
3 Où se
trouve
la RAM
?
6 Où se
trouve la
4 ROM ?
5
ORGANES PRINCIPAUX
Microprocesseur
U
N
I
T
E
U D MEMOIRE
A E
C
L O
CENTRALE
M
M
A
N
D
E
BUS
Unité Centrale
LA MEMOIRE CENTRALE
Ensemble fini de mots de longueur fixe
0 1101110010101100
1 1001001010111100
2 1101010010101111 MOTS
ADRESSES
de
3 1101110111111100
16 bits
4 1101001011101100
5 1001110010101101
6 1101111100101101
LA TAILLE MEMOIRE
CAPACITE MEMOIRE :
210 OCTETS = 1024 OCTETS
# 1000 OCTETS = 1 KO (Kilo octets)
3
AVEC 3 BITS, ON A 2 = 8 CODES DIFFERENTS.
N
AVEC N BITS, ON A 2 CODES DIFFERENTS.
8
L’OCTET FOURNIT 2 = 256 CODES DIFFERENTS.
LES MEMOIRES
CPU
200 Mhz
Disque Dur
12ms
LES MICROPROCESSEURS
QUELQUES
MICROPROCESSEURS
1
2
7
Où
3
se trouve
le
processeu
r?
6
5
ORGANES PRINCIPAUX
Microprocesseur
U
N
I
T
E
U D MEMOIRE
A E
C
L O
CENTRALE
M
M
A
N
D
E
BUS
Unité Centrale
L'UNITE ARITHMETIQUE ET LOGIQUE
A
C
C
Mot Interne Circuit de U
Calcul M
U
L
A
ADD + T
E
U
R
DECODEUR
de Fonction
BUS
REGISTRE
L'UNITE ARITHMETIQUE ET LOGIQUE
Circuit Circuit
Mot de Mot de
Interne Calcul Interne Calcul
5 17
12 + 12 +
DECODEUR DECODEUR
BUS BUS
ADD SOUS
ORGANES PRINCIPAUX
Microprocesseur
U
N
I
T
E
U D MEMOIRE
A E
C
L O
CENTRALE
M
M
A
N
D
E
BUS
Unité Centrale
L'UNITE DE COMMANDE
01001101100111 0000000000000000000000000101
ADD 5
L'INSTRUCTION MACHINE
Règle de taille :
ADD 5
UAL RI
RAM RDM
O
P D
A D
E E
Mot
Circuit C C ' 0 101110101011100
de C R R
Interne Calcul
O A D
U A 1 100100101011100 E
D D
M
U
L
C E
T
I
RR
EE
2 1101010010101111
G
I
O
N
S N
12 +
A
T
E
O O
N
GS
I S
3
4
1101110111111100
1101001011101100
T
R
E
E
U SE S
E
R A T 5 1001110010101101
D RM M
EE 6 1101111100101101
E
R
DECODEUR M M
de FONCTIONS E O O
S I MEMOIRE CENTRALE I
S R R
E E E
ADD
BUS
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
CYCLE DE BASE
D'UNE INSTRUCTION ARITHMETIQUE
EXEMPLE DE DEROULEMENT :
On ajoute 23 (MC) à 71
(ACC)
DETAIL DU PROCESSUS
EN SIX PHASES
---
C.O. R.I.
PHASE 1
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Circuit 0
Mot
de
Interne
Calcul 1
7 1 2 A
1 1 D
+ 0 3
D
0 4
0 0 5 23
6 5
DECODEUR
de FONCTIONS 100 ADD 5
TIMER
BUS
C.O. R.I.
PHASE 2
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Mot
Circuit
de
A 0
Interne
Calcul
D 1
7 1 D 2 A
1 1 D
+ 0 3
D
0 4
0 0 5 23
6 5
DECODEUR
de FONCTIONS
5 100 ADD 5
TIMER
BUS
C.O. R.I.
PHASE 3
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Mot
Circuit
de
A 0
Interne
Calcul
D 1
7 1 D 2 A
1 1 D
+ 0 3
D
0 4
0 0 5 23
6 5
DECODEUR
de FONCTIONS
5 100 ADD 5
ADD
TIMER
BUS
C.O. R.I.
PHASE 4
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Mot
Circuit
de
A 0
Interne
Calcul
D 1
7 1 D 2 A
1 D
+ 0 5
3
4 D
0 5 23
6 5
DECODEUR
de FONCTIONS
5 100 ADD 5
ADD
TIMER
BUS
C.O. R.I.
PHASE 5
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Mot
Circuit
de
A 0
Interne
Calcul
D 1
9 1 D 2
4
23 + 0 5
3
4
2
0 5 23 3
6
DECODEUR
de FONCTIONS
5 100 ADD 5
ADD
TIMER
BUS
C.O. R.I.
PHASE 6
U.A.L. ACC
RAM RDM
MEMOIRE CENTRALE
Mot
Circuit
de
A 0
Interne
Calcul
D 1
9 1 D 2
4
23 + 0 5
3
4
2
1 5 23 3
6
DECODEUR
de FONCTIONS
5 100 ADD 5
ADD
TIMER
BUS
LES INSTRUCTIONS
Suite de COMMANDES
ouverture et fermeture de portes
lecture ou écriture d'un registre ou de la M.C.
déclenchement d'un circuit de calcul
Instructions de TRANSFERT :
TAC X Accumulateur
Accumulateur TME X
MEMOIRE CENTRALE
*
0
- 1 42
2
TME 5
3 63
TAC
0 4
0 10
11
DECODEUR ACC 100
de FONCTIONS
500 TAC 1
501 ADD 3
502 TME 10
503
BUS
UAL
CO RI
2
+ RAM RDM
MEMOIRE CENTRALE
*
0
- 1 42
2
TME 5
5 3 63
TAC
0 4
0 0
10
0
11
DECODEUR ACC 100
de FONCTIONS
500 TAC 1
501 ADD 3
502 TME 10
503
BUS
UAL
CO RI
3
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- A 1 42
TME C 2 T
5
5 3 63 A
TAC
0 4
0 0 C
10
0
11
1
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
502 TME 10
503
BUS
UAL
CO RI
4
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- A 1 42
TME C 2 T
5
5 3 63 A
TAC
0 4
0 0 C
10
0
11
1
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
5
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- A 1 42
TME C 2 T
5
3 63 A
TAC
0 4
0 1 C
10
11
1
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
6
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- 4 A 1 42
TME
2 C 2
5
3 63
42 TAC
0 4 4
0 1
10 2
11
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
7
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- 4 A 1 42
TME
2 C 2
5
3 63
42 TAC
0 4 4
1 1
10 2
11
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
8
+ RAM RDM
MEMOIRE CENTRALE
*
T 0
- 4 A 1 42
TME
2 C 2
5
5 3 63
42 TAC
0 4 4
1 0
10 2
1
11
DECODEUR
de FONCTIONS
ACC 1 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
9
+ RAM RDM
MEMOIRE CENTRALE
*
A 0
- 4 D 1 42
TME
2 D 2 A
5
5 3 63 D
42 TAC
0 4
1 0 D
10
1
11
3
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
TAC 502 TME 10
503
BUS
UAL
CO RI
10
+ RAM RDM
MEMOIRE CENTRALE
*
A 0
- 4 D 1 42
TME
2 D 2 A
5
5 3 63 D
42 TAC
0 4
1 0 D
10
1
11
3
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
11
+ RAM RDM
MEMOIRE CENTRALE
*
A 0
- 4 D 1 42
TME
2 D 2 A
5
3 63 D
42 TAC
0 4
1 3 D
10
11
3
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
12
63 + RAM RDM
MEMOIRE CENTRALE
*
1 A 0
- D 1 42
0
TME 5 D 2
5
3 63
42 TAC
0 4 6
1 3
10 3
11
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
13
63 + RAM RDM
MEMOIRE CENTRALE
*
1 A 0
- D 1 42
0
TME 5 D 2
5
3 63
42 TAC
0 4 6
2 3
10 3
11
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
14
63 + RAM RDM
MEMOIRE CENTRALE
*
1 A 0
- D 1 42
0
TME 5 D 2
5
5 3 63
42 TAC
0 4 6
2 0
10 3
2
11
DECODEUR
de FONCTIONS
ACC 3 100
500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
15
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0 T
TME 5 E 2
5 M
5 3 63
42 TAC
0 4 E
2 0
10
2
11 1
DECODEUR ACC
1 0
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
ADD 502 TME 10
503
BUS
UAL
CO RI
16
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0 T
TME 5 E 2
5 M
5 3 63
42 TAC
0 4 E
2 0
10
2
11 1
DECODEUR ACC
1 0
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
17
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0 T
TME 5 E 2
5 M
3 63
42 TAC
0 1 4 E
2 0 10
11 1
DECODEUR ACC
1 0
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
18
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0
105 TME 5 E 2
5
3 63 1
42 TAC
0 1 4
2 0
0 10 105
5
11
DECODEUR ACC
1
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
19
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0
105 TME 5 E 2
5
3 63 1
42 TAC
0 1 4
3 0
0 10 105
5
11
DECODEUR ACC
1
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
20
63 + RAM RDM
MEMOIRE CENTRALE
*
1 T 0
- M 1 42
0
105 TME 5 E 2
5
5 3 63 1
42 TAC
0 4
3 0 0
10 105
3 5
11
DECODEUR ACC
1
100
de FONCTIONS
0 500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
21
63 + RAM RDM
MEMOIRE CENTRALE
*
0
- 1
1 42
0
2
105 TME 5 5
5 3 63
42 TAC
0 4
3 0
10 105
3
11
DECODEUR ACC 100
de FONCTIONS
500 TAC 1
501 ADD 3
TME 502 TME 10
503
BUS
UAL
CO RI
22
63 + RAM RDM
MEMOIRE CENTRALE
*
0
- 1
1 42
0
2
105 TME 5 5
5 3 63
42 TAC
0 4
3 0
10 105
3
11
DECODEUR ACC 100
de FONCTIONS
500 TAC 1
501 ADD 3
502 TME 10
503
BUS
ouf !
LE CYCLE DE BASE DES INSTRUCTIONS
Phase RECHERCHE :
recherche de l'instruction à exécuter en M.C.
décodage de l'instruction
cette phase est commune à toutes les instructions
Phase EXECUTION :
sélection de la valeur concernée par l'instruction
exécution de l'opération
cette phase est commune aux opérations arithmétiques et de
transfert
Phase PREPARATION :
transfert du contenu du champ adresse du R.I. dans le C.O.
ou bien augmentation de la valeur du C.O. de 1
cette phase est commune à toutes les instructions
COMPLEMENT SUR LE
FONCTIONNEMENT
Machine réelle : plusieurs registres et/ou
accumulateurs permettent une
manipulation quasi instantanée à un
instant donné de plusieurs données par
l'UAL.
Registres : tableaux ou structures de
données complexes.
Pile : structure de stockage intermédiaire
entre des traitements (LIFO).
TRANSFERT DES INFORMATIONS DANS
L'UC
Câble multifilaire : Bus.
Structure monobus : ne privilégie aucun
des organes de l'UC.
Structure 2 bus : favorise les échanges
avec la mémoire centrale.
Structure 3 bus : favorise les traitements
au niveau de l'UAL.
SCHEMA FONCTIONNEL DE L ’UC
Partie
contrôle Bus contrôle
RI Ordinateur fictif
PILE
R CODE
+ A
E
G OPER
C
I
* C
S
U MODE
T
M R
- U
R
C d' @ R
E D
L O A
A M
T
D' M
I
UAL E
N @
U
D
R
E
X
BUS
HORLOGE SEQUENCEUR
LES MODES D'ADRESSAGE
1
UAL
0
0
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A
+ D 100 876
D
*
- 5 1
1
UAL
0
0
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A
+ D 100 876
D
*
2 3
- 5 3 2 3 334 10
4 4
1
UAL
0
0
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A
+ D 100 876
D
*
3 4
- 5 4 3 4 334 10
5 5
445 30
1
UAL
0
0
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A
+ D 100 876
D
*
- 5 4 334 10
445 30
1
UAL
0
0 876 12
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A 30 11
+ D 100 876
D
*
3
- 5 4 5 3 334 10
5 0
445 30
1
UAL
0
0 876 12
BUS
HORLOGE SEQUENCEUR
ACC IND CO RI
RAM RDM
PILE
A 30 11
+ D 100 876
D
*
3 1
- 5 4 6 334 10
2
5 2 445 30
1 1
UAL
0
0 1221 27
BUS
HORLOGE SEQUENCEUR
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
LES PERIPHERIQUES
Ils permettent :
Le stockage
L'introduction de données et programmes
La sortie de résultats
L'extension des possibilités de la machine
Ils se classent en deux catégories :
Les périphériques d'ENTREE-SORTIE
qui permettent les échanges homme-machine ou
environnement-machine,
Les périphériques de STOCKAGE
qui servent de mémoires auxiliaires ou mémoires de masse.
LES PERIPHERIQUES D'ENTREE/SORTIE
tablette, stylo
acquisition d'image
pointage
terminaux
imprimantes vidéo
son
CLAVIERS
LE CLAVIER
- transformation en caractère
- mise en mémoire
ECRAN
---
MEMOIRE VIDEO
---
RESOLUTION
L'ECRAN
Pixel
Pitch
L'affichage nécessite :
un taux de
rafraîchissement d'au
moins 75 fois/s,
une importante quantité Matrice de pixels
de mémoire spécialisée.
LA MEMOIRE VIDEO
Les TYPES :
matricielles ou à impact,
à jet d'encre,
laser,
thermiques.
PERIPHERIQUES
DE
STOCKAGE
LES PERIPHERIQUES DE STOCKAGE
Supports de données ou de programmes, ils se différencient par :
La DUREE de stockage :
longue durée : bande magnétique, disque optique, cassette,
cartouche
de manière transitoire : disques magnétiques, cédérom
La QUANTITE d'information à stocker :
grande : mémoire de masse
Le DEBIT :
nombre de caractères lus ou écrits par seconde.
Oxyde Support
LES DISQUES : aspect logique
STRUCTURE D’UNE DISQUETTE
OU DISQUE DUR
(sur un disque dur, les pistes s'appellent cylindres)
secteur 1
Capacités :
Disquettes 5.25 :
secteur 2 - 360 Ko (40 pistes, 9 secteurs)
- 1,2 Mo (80 pistes, 15 secteurs)
Disquettes 3.5 :
- 720 Ko (80 pistes, 9 secteurs)
- 1,44 Mo (80 pistes, 18 secteurs)
piste 0 piste 1
LES DISQUETTES : aspect physique
ZIP
Plateaux du disque
LES BANDES MAGNETIQUES
Famille STREAMER
• Bande non amovible,
• 4 à 32 pistes,
• Enregistrement séquentiel des bits
en parallèle sur plusieurs pistes.
Famille DEROULEUR
• Bande amovible,
• 7, 9 ou 18 pistes,
• Principe de codage identique
aux streamers.
STRUCTURE D'UNE BANDE MAGNETIQ
(schéma de principe)
LABEL LABEL LABEL
VOL HDR EOV
LES
Prisme DISQUES
OPTIQUES
Photo détecteur
Rayon
Principe
Cuvette
de
fonctionneme
LECTURE SUR UN DISQUE OPTIQUE
Cuvette Cuvette
DIFFUSION
REFLEXION
1 piste
piste
0,6 μ
0
Surface d ’un CD Surface d ’un CD-R
Les pistes pré-gravées
sont ici bien visibles
LES DVD
CD Standard DVD
LECTURE SUR UN DVD
(Simple Face Double couches)
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
LE SYSTEME D'EXPLOITATION
Trop de tâches à exécuter pour l'utilisateur :
implanter les programmes en mémoire,
déclencher les entrées sorties,
choisir les périphériques,
enchaîner les tâches,
etc ...
Logiciel d'Application
Système d'exploitation
BIOS(Rom)
Matériel
DECOMPOSITION D'UN
SYSTEME D'EXPLOITATION
INTERPRETEUR DE COMMANDES
PRIMITIVES
NOYAU
BIOS
Interface
système Application Application
Gestion
Communication
des travaux
Gestion des fichiers
Gestion de mémoire
Machine
Réseau
Système monolithique
STRUCTURES SCHEMATIQUES DES SE
Interface
système Application Application
Micro-noyau
Machine
Réseau
Système à micro-noyau
Clavier Souris
Noyau du système
BIOS
1- Procédure d ’INITIALISATION
PROCEDURE D ’INITIALISATION
alimentation
carte vidéo
COM1, 2 PS1 KB USB1
alimentation
carte vidéo
Mémoires
Le BIOS
de contrôle
masse
UC l ’UC ...
RAM
… et la
configuration
du PC
COM1, 2 PS1 KB USB1
alimentation
carte vidéo
Mémoires
de masse
UC
RAM
Il teste la mémoire
de la carte vidéo
et affiche le résultat
COM1, 2 PS1 KB USB1
alimentation
carte vidéo
COM1, 2 PS1 KB USB1
alimentation
carte vidéo
COM1, 2 PS1 KB USB1
Recherche
alimentation
d ’une unité disponible
carte vidéo
Mémoires
de masse
UC
RAM
COM1, 2 PS1 KB USB1
alimentation
carte vidéo
Mémoires
de masse
Enregistrement UC
des résultats
RAMdes tests
et de la configuration
dans la CMOS
-2-
CHARGEMENT
du système d ’exploitation
CHARGEMENT DU SYSTEME D ’EXPLOITATION
Recherche d ’une
unité disponible A: ou C:
B
I
O UC RAM disque
S
disquette
Chargement en mémoire
du « boot record »
à l ’adresse 7C00 7C00 boot record
B
I
O UC RAM disque
S
disquette
Lecture du secteur de boot
Chargement
en RAM
de l ’IO.SYS IO.SYS
B
I
O UC RAM disque
S
disquette
Exécution Recherche du fichier IO.SYS
de SYSINIT
Chargement
de MSDOS.SYS
MSDOS.SYS
B
I
O UC RAM disque
S
disquette
Recherche de MSDOS.SYS
Chargement
du CONFIG.SYS
CONFIG.SYS
B
I
O UC RAM disque
S
disquette
Recherche de CONFIG.SYS
Chargement
de COMMAND.COM
COMMAND.COM
B
I
O UC RAM disque
S
disquette
Recherche de COMMAND.COM
non oui
AUTOEXEC.BAT
?
EXECUTION DU FICHIER
AUTOEXEC.BAT
Modes de traitement :
MONO
UTILISATEUR
MULTI
Modes de programmation :
MONO
TACHE
MULTI
CARACTERISTIQUES DES PRINCIPAUX
SE
DOS System OS2 Windows Windows Unix
7 95 NT
Fermé X X X X
Ouvert X X X
Monotâche X X
Multitâches X X X X
Mono-utilisateur X X X X X
Multi-utilisateurs X
Temps réél X
Multiprocesseurs X X
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
LES ENTREES/SORTIES
MEMOIRE Autres
CENTRALE Supports
ou
« Côté PROCESSEUR »
LES ECHANGES : organisation en
amont
Trois modes de connexions :
la LIAISON DIRECTE
le MODE CANAL
la SOUS-TRAITANCE
LE BUS
COMPOSITION :
Fils d'adressage
désignent le transmettent
périphérique les signaux de
coordination
Fils de commande
LE CHEF D ’ORCHESTRE :
LE CHIPSET
LE CHIPSET ET LES AUTRES COMPOSANTS
Carte audio
Cache Carte réseau
Externe RAM
Carte SCSI ISA
Bus ISA Carte graphique
16 Bits 16 MHz
Carte réseau PCI
Bus PCI Carte SCSI PCI
Chipset
Processeur 64 Bits Carte graph. PCI
33 ou 66 MHz
Disque Dur IDE
Bus IDE CD-ROM
Zip IDE
ou
« Côté PERIPHERIQUES »
LES ECHANGES : organisation en aval
Unité de liaison
C
ou Contrôleur A
Périphérique
ou Coupleur N processeur
A
L
PROBLEME :
Connecteur
d' imprimante LE TRANSFERT DE DONNEES
EST RAPIDE
parallèle
LA LIAISON SERIE
PROBLEME : SYNCHRONISATION
ENTRE EMETTEUR ET RECEPTEUR
Connecteur
LA TRANSMISSION DE DONNEES
d' imprimante EST SYNCHRONE OU ASYNCHRONE
série
LES PILOTES DE PERIPHERIQUES
Contrôleur
Carte
interface
Unité
d'échange
Périphérique
Programme
DRIVER
Pilote de périphérique
LES ENTREES / SORTIES
Entre le SE et le périphérique, on trouve 2 interfaces :
ORDRE À UN
PERIPHERIQUE
Device Contrôleur
driver
BIOS de Périphérique
périphérique
S.E.
Sous-système
PRISE
d'E/S
(dont drivers
standard)
EN
CHARGE
BIOS DRIVER
Le PARsystème
sous LE SE de
gestion des E/S permet
au SE d'assurer :
CONTROLEUR CONTROLEUR - une réponse rapide des
E/S,
PERIPHERIQUE -l'indépendance logiciel et
Standard PERIPHERIQUE
(clavier, HD, ...) matériel via le BIOS ou
un driver spécifique.
S.E. PRISE
Sous-système
d'E/S EN CHARGE
(dont drivers
standard) PAR LE SE
BIOS DRIVER Le SE et
l'interface des E/S
communiquent
CONTROLEUR CONTROLEUR par
INTERRUPTIONS
PERIPHERIQUE
Standard PERIPHERIQUE
(clavier, HD, ...)
LES INTERRUPTIONS
Prise en compte des événements extérieurs à la séquence d'instruction
que déroule la machine.
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------
------------
------------
------------
------------
------------
------------
------------
-----
DEROULEMENT D'UNE INTERRUPTION
2/6
PROGRAMME (applicatif) SOUS-SYSTEME DES E/S ROUTINE (driver)
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------ 2. Sauvegarde du contexte
------------
------------
------------
------------
------------
------------
------------
-----
DEROULEMENT D'UNE INTERRUPTION
3/6
PROGRAMME (applicatif) SOUS-SYSTEME DES E/S ROUTINE (driver)
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------ 2. Sauvegarde du contexte
------------
------------
------------
------------ 3. Recherche dans la table
------------
------------
de l'adresse de la routine
------------
-----
DEROULEMENT D'UNE INTERRUPTION
4/6
PROGRAMME (applicatif) SOUS-SYSTEME DES E/S ROUTINE (driver)
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------ 2. Sauvegarde du contexte 4.Exécution de
------------
------------ la routine
------------
------------ 3. Recherche dans la table ------------
------------
------------
de l'adresse de la routine ------------
------------
------------
------------
-----
------------
------
DEROULEMENT D'UNE INTERRUPTION
5/6
PROGRAMME (applicatif) SOUS-SYSTEME DES E/S ROUTINE (driver)
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------ 2. Sauvegarde du contexte 4.Exécution de
------------
------------ la routine
------------
------------ 3. Recherche dans la table ------------
------------
------------
de l'adresse de la routine ------------
------------
------------
------------
-----
------------
------
5. Restauration du contexte
DEROULEMENT D'UNE INTERRUPTION
6/6
PROGRAMME (applicatif) SOUS-SYSTEME DES E/S ROUTINE (driver)
------
------------
------------
INT
------------
------------ 1. Fin de l’instruction en cours
------------
------------
------------
------------ 2. Sauvegarde du contexte 4.Exécution de
------------
------------ la routine
------------
------------ 3. Recherche dans la table ------------
------------
------------
de l'adresse de la routine ------------
------------
------------
------------
-----
------------
------
5. Restauration du contexte
6.Reprise du programme
CASCADE D'INTERRUPTIONS
------
------------
------------
INT 1 INT 2
------------ ------------
------------ ------------
------------ ------------ ------------
------------ ------------ ------------
------------ ------------ ------------
------------ ------- ---- ------------
------------ ---- ---- -- ------------
------------ - ---- --- - ------- ----
------------ - ----- ---- - ----- ----
------------ ----- ---- - ------ -----
------------ -- ----- --- ---
------------ - ------ ---
------------ -- ---
-----
CONTROLEUR D'INTERRUPTIONS EN
CASCADE
INT 0
Bus
INT 1
INT 8
INT 9
INT 10
INT 11 2ème étage
INT 12 (8259)
INT 13
INT 14
INT 15
AFFECTATION DES IRQ
Table des IRQ pour un bus 16bit ISA, EISA et MCA
IRQ Bus Priorité Fonction Remarques
0 non 1 System Timer Câblé sur la carte-mère
1 non 2 Contrôleur clavier Câblé sur la carte-mère
2 reroutée - Cascade Remplacée par IRQ9
3 8/16bits 11 COM2 Peut-être utilisée par COM4
(conflit)
4 8/16bits 12 COM1 Peut-être utilisée par COM3
(conflit)
5 8/16bits 13 LPT2 Souvent libre
6 8/16bits 14 Contrôleur Floppy -
7 8/16bits 15 LPT1 -
8 - 3 Real-Time clock Câblé sur la carte-mère
9 16bits 4 -
10 16bits 5 -
11 16bits 6 -
12 16bits 7 Port souris PS2 Occupé seulement si port PS2
13 - 8 Coprocesseur Câblé sur la carte-mère
14 16bits 9 Premier contrôleur IDE -
15 16bits 10 Second contrôleur IDE -
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
LES PROCESSUS
PROCESSEUR :
unité élémentaire de
traitement.
PROCESSUS :
programme en exécution,
exécution d'un programme
par un processeur.
LE BLOC DE CONTRÔLE D ’UN PROCESSUS
Il donne :
l ’état d ’un processus
compteur d ’instructions
registres de l ’UC
informations sur la priorité
information sur la gestion de la mémoire
information sur la gestion des fichiers
information sur la comptabilisation du temps
information sur l ’état des processus
information sur la sécurité et les droits
MODES DE
FONCTIONNEMENT (RAPPEL)
Monoprogrammation : un seul programme est
exécuté à la fois par un seul processeur.
6
Sortie Entrée
Élu
3 5
1
2
Bloqué Prêt
4
ALLOCATION DE L'UNITE
CENTRALE
Notion d'ordonnancement (scheduling) : gestion
de l'attribution du processeur aux différents
processus représentant les programmes.
P1
P2
P3
P4
T
0 1 2 3 4 5 6 7 8 9 10 11 12
E/S de P3
HIGHEST PRIORITY FIRST : HPF
P1
P2
Fin
P3
P4
UC
T
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
E/S
P1 P1 P3 P1 P1 P3 P1 P1
SUPERVISEUR DE
MULTIPROGRAMMATION
Attente de Attente de
Fin d'E/S Fin de prog
fin d'E/S fin d'E/S
Programme 1
Programme 2
Unité d'échange 1
Unité d'échange 2
PLAN
GENERALITES
LA REPRESENTATION DE L'INFORMATION
L'ARCHITECTURE D'UN ORDINATEUR
LE FONCTIONNEMENT D'UN ORDINATEUR
LES PERIPHERIQUES
LE SYSTEME D'EXPLOITATION
LA GESTION DES ENTREES/SORTIES ET INTERRUPTIONS
LA GESTION DES TRAVAUX ET DES RESSOURCES
LA GESTION DE LA MEMOIRE
LA GESTION DE L'ENVIRONNEMENT ET DES ERREURS
LA GESTION DES FICHIERS
LA GESTION DES PROGRAMMES
POURQUOI UNE GESTION DE LA MEMOIRE ?
TRANSPARENCE de l'utilisation
PARTAGE de code
ESPACES MEMOIRE
ESPACE MEMOIRE PHYSIQUE :
taille réelle de la mémoire centrale présente dans
l'ordinateur,
de 512 Ko à plusieurs Mo,
les programmes ne s'exécutent que dans cet espace.
SE
SWAPP OUT
P1
Processus
utilisateur
P2
SWAPP IN
LA SEGMENTATION
gestion dynamique
LA PAGINATION
gestion statique
LA SEGMENTATION
Le programme est découpé en SEGMENTS (sous-
programmes) de taille variable.
Un segment est logiquement indépendant et peut
communiquer avec les autres segments par des
procédures d'appel.
Seuls les segments les plus utiles sont présents en
mémoire centrale.
Adressage relatif au début du segment :
@ virtuelle = nom du segment + déplacement dans le segment
d'où TABLE DES SEGMENTS
TABLE DES SEGMENTS
+ 32
Description d'un segment
41
Nom Adresse Taille
seg#1 24 17
Test de limite
TABLE DES SEGMENTS
43062
processus 1
éditeur éditeur
seg limite base éditeur
0 25286 43062
segment 0 1 4425 68348 68348
segment 0
données 1
données 1 données 2 72773
processus 2
segment 1 segment 1 seg limite base
0 25286 43062 90003
1 8850 90003 données 2
mémoire logique mémoire logique
processus 1 processus 2 98853
PHENOMENE DU DAMIER
Segment 0 Segment 0 Segment 0 Segment 0 Segment 0
(4Ko) (4Ko) (4Ko) (4Ko) (4Ko)
Segment 7 Segment 7 Segment 7 Segment 7
(3Ko) (3Ko) (3Ko) (3Ko)
Segment 1
(8Ko) Segment 2
(5Ko)
Segment 5 Segment 5
Segment 4 Segment 4 (4Ko) (4Ko)
(7Ko) (7Ko)
Programme
N° de Page Mémoire centrale (12 pages maxi)
1 0-4k
0-4k 4-8k 8-12k 12-16k
2 4-8k
24-28k .......
3 8-12k
32-36k ........ 40-44k 44-46k
4 12-16k
PAGES VIRTUELLES
Liste des cadres Liste des cadres
de Pages libres de Pages libres
14 Mémoire physique 15 Mémoire
13 physique
13 P1
18 13
20 P0
14 14
15
15 15
16 Page 0 16
Page 1
17 17
Page 0 Page 2
Page10
Page 18 Page 3 18 P2
Page21
Page
Page32 19 19
Page Nouveau
Page 3
20 processus 20 P3
Nouveau
Nouveau
processus 21 21
processus 0 14
1 13
2 18
3 20
Avant allocation Table des pages du Après allocation
nouveau processus
Mémoire centrale
(nombre limité
Mémoire auxiliaire de pages)
(nombre de pages
pratiquement illimité)
1 1 00111010 111
2 0 11001010
3 1 11001010 010
4 1 10101110 110
Adresse virtuelle
00000100 0011011000111001
Champ @ offset
Calcul de l’adresse réelle
à partir de l’adresse virtuelle
110 0011011000111001
Adresse réelle
Algorithme de remplacement de Pages
LRU (Least Recently Used)
7 0 1 2 0 3 0 4 2 3
7 7 7 2 2 4 4 4
0 0 0 0 0 0 3
1 1 3 3 2 2
Algorithme de remplacement de Pages
FIFO (First In First Out)
7 0 1 2 0 3 0 4 2 3 0 3 2 1
7 7 7 2 2 2 4 4 4 0 0
0 0 0 3 3 3 2 2 2 1
1 1 1 0 0 0 3 3 3
Numéro du Numéro de Déplacement ou offset Chaque processus a sa table des segments
segment la page (adresse dans la page) et ses tables de pages de mémoire
+ Table des
segments
+
Adresse de la
table des
segments du Tables
programme des
utilisateur pages
PRIMITIVES
NOYAU
BIOS(Rom)
INTERNES :
incluses dans l'interpréteur.
Ex. DOS : DIR, CLS, MD ...
EXTERNES :
répertoriées sur disque.
Ex. DOS : XCOPY, FORMAT, DELTREE ...
Extrait de COMMAND.COM
Insérez le volume %1 numéro de série %2-%3
COMMAND.COM non valide
Insérez le disque contenant %1 dans le lecteur %2
Appuyez sur une touche pour continuer. . .
Nom de commande ou de fichier incorrect.
Accès refusé
Impossible de charger COMMAND.COM
Impossible de démarrer COMMAND.COM
Erreur de protection en écriture
Lecteur non valide
Erreur de positionnement de la tête
Type de support non valide
Secteur non trouvé
Attente de papier
Erreur d'écriture
Erreur de lecture
Echec général
Violation de verrouillage : Changement de disque non valide
Espace disque insuffisant
MS DOS Version 6 (C)Copyright 1981-1993 Microsoft CorpLicensed
Material - Propriété de Microsoft. Tous droits réservés .
LE DIALOGUE
C:> dir/w
$ ls -l
MS-DOS
Windows NT
Unix
GESTION DE L'ESPACE DISQUE
NOTION DE FICHIER
C:\
WINNT
... Profiles
system32
Clock.exe
...
...
GESTION DES INCIDENTS
INCIDENTS
- Erreurs de syntaxe,
- Erreurs d'exécution,
- Problèmes de fichiers,
- Problèmes de sous-répertoires,
- Problèmes d'entrées-sorties,
- Problèmes matériels,
- Problèmes externes,
- ...
MAINTENANCE DES
MEMOIRES DE MASSE
piste 0 piste 1
DISQUETTE 1,44 MO : FORMATAGE
LOGIQUE
secteur 0 : secteur de Boot
secteurs 19 à 32 :
catalogue (racine)
DISQUETTE 1,44 MO : REPERTOIRE
RACINE
Attributs du fichier bit 0 : lecture seule
32 octets bit 1 : fichier caché
bit 2 : fichier système
bit 3 : volume
bit 4 : sous-répertoire
bit 5 : archive
bit 6 et 7 : non utilisés
Réservés
Fichiers PROGRAMMES :
suite d'instructions machine
Fichiers TEXTE :
suite de caractères
LOCALISATION DES FICHIERS
Programmes d'exploitation et utilitaires :
MEMOIRE CENTRALE
T O T O L O T 28
Comment savoir dans ce flot d'octets ce que cela signifie et où couper
chaque caractère ?
TOTO_______LOT________28MARTIN_______NORD________32
11octets 17octets 9octets 16octets
CREATION D'UN ENREGISTREMENT
001TOTO LOT 28
002MARTIN NORD 32
ENREGISTREMENT PHYSIQUE(BLOC)
Read()
CPU E1
Lecture
logique
Bloc #1
E1 E2 E1 E2
RAM Lecture physique
E3 E4 E3 E4
du Bloc #1
UNITE CENTRALE DEROULEUR
STRUCTURE PHYSIQUE
Elle fait intervenir l ’ordre physique des
enregistrements
STRUCTURE LOGIQUE
Elle fait apparaître l ’ordre de consultation des
enregistrements d ’un même fichier
METHODES D ’ORGANISATION
Méthode de rangement qui permet d ’attribuer un emplacement
physique sur le support à tout enregistrement logique
Organisation ADRESSEE
Accès SEQUENTIELLE
Accès DIRECT
ORGANISATION SEQUENTIELLE
PHYSIQUE
On accède à l ’enregistrement N après avoir lu l ’enregistrement N-
1.
P1 P2 P3
ORGANISATION SEQUENTIELLE
INDEXEE
TABLE D ’INDEX
Index normal Index de débordement
AP IS ES IPE
01 09 08-00 17
02 26 02 26
ORGANISATION SEQUENTIELLE INDEXEE
AP IS ES IPE
01 02 03 04 06 08 09 01 09 08-00 12
02 18 19 20 22 26 02 26 02 26
02 01
08 10 08
12 01 11 08
00 01 02 03 04 05
ORGANISATION ADRESSEE
INDICATIF
(ou clé) 012 f (clé) 00C2:1B42 ADRESSE
ou
Table
ou
Direct
ORGANISATION à STRUCTURE
VARIABLE
Les champs de chaque enregistrement sont de la taille de leur
contenu (sauf les nombres).
Le caractère "\0" (00 hexa) sépare chaque champ.
Le caractère "\N" (13 hexa) sépare chaque enregistrement.
Mêmes accès que précédemment mais gestion plus rigoureuse.
ORGANISATION PHYSIQUE DES
FICHIERS
FICHIER SEQUENTIEL : peut être stocké sur un support
à accès séquentiel ou sur un support à accès direct.
MOV 5,A
TRADUCTEUR :
L ’ASSEMBLEUR
Programme Objet
PROGRAMME SOURCE
EN LANGAGE
D'ASSEMBLAGE
PREMIER NIVEAU
ASSEMBLEUR DONNEES
D'EXECUTION
PROGRAMME OBJET
EN LANGAGE MACHINE
INTERNE
DEUXIEME NIVEAU
D'EXECUTION
MACHINE
résultat
MEMOIRE CENTRALE
EN PHASE D'ASSEMBLAGE
Mémoire centrale
PROGRAMME SOURCE
PROGRAMME
DONNEES ASSEMBLEUR
PROGRAMME OBJET
LES ETAPES DE L'ASSEMBLAGE
PROGRAMME OBJET
EN LANGAGE MACHINE
INTERNE
DEUXIEME NIVEAU
D'EXECUTION
MACHINE
résultat
MEMOIRE CENTRALE
EN PHASE DE COMPILATION
Mémoire centrale
PROGRAMME SOURCE
COMPUTE A = 42 + 63
DONNEES
COMPILATEUR
PROGRAMME OBJET
TAC 3
ADD 1
TME 10
LES ETAPES DE LA COMPILATION
Analyse, caractère par caractère, des instructions
du programme source.
Vérification syntaxique.
Transformation des instructions du programme
objet en langage machine interne.
Passage par l'éditeur de liens pour obtenir un
programme réellement exécutable.
Analyse
Vérification
Production de l'instruction machine
correspondante
différents modules
objet pour créer un
Programme exécutable
programme
exécutable.
LES PHASES DE LA
COMPILATION
LEXICOGRAPHIQUE :
reconnaissance et délimitation des unités syntaxiques,
élimination des commentaires,
élimination des redondances,
création des tables (identificateurs, constantes, étiquettes).
SYNTAXIQUE :
détermination des relations mutuelles entre les unités syntaxiques,
réductions éventuelles,
décomposition en actions élémentaires.
SEMANTIQUE :
analyse de la signification des unités syntaxique pour construire un
programme objet,
définition de la place mémoire nécessaire,
optimisation du code objet.
L'EDITION DES LIENS
FONCTIONS :
résolution des références externes,
translation des adresses,
établissement des liens des modules de recouvrement,
traitement des zones mémoire,
émission de diagnostics d'erreurs.
PHASES :
construction du dictionnaire de contrôle de l'éditeur de liens :
recherche des références externes en bibliothèque, dans les autres
modules objet,
liste des références externes non résolues.
translation des adresses :
toutes les adresses sont relatives au début du programme lié.
LES LANGAGES