QUELQUES EXERCICES SUR LA CONCEPTION DES CIRCUITS VLSI
EXERCICE 1
Décrire qualitativement le fonctionnement de l'inverseur CMOS suivant,
EXERCICE 2
Soit le circuit suivant :
Caractéristiques du MOST : VT = 1 V, ß = 0.2 mA/V2
a) Pour R =10 kW, calculer la tension Vout pour les deux valeurs de la tension d’entrée Vin = 0 V et Vin =
5 V.
b) Déterminer la valeur minimum de R pour que Vout soit inférieur à 1 V lorsque Vin = 5 V.
EXERCICE 3
Soit un transistor MOS à canal N avec une tension de seuil VT = 2 V et une polarisation VS = 0, VD = VG
= 3 V. Dans ces conditions, on mesure un courant de drain ID = 1 mA.
Répondre aux questions suivantes en utilisant le modèle simplifié du MOS (sans effet de substrat).
a) Le point de fonctionnement est-il dans la zone de conduction (non saturée) ou dans la zone
saturée des caractéristiques ?
b) Que devient le courant ID si la polarisation est portée à VD = 5 V et VG = 4 V ?
c) Quelle est la résistance du canal Ron autour de VDS = 0 V lorsque VG = 4 V ?
EXERCICE 4
Soit l'inverseur logique à transistor bipolaire :
- Examinez le fonctionnement de l'inverseur logique à transistor bipolaire, dans ce montage.
EXERCICE 5
Soit ce montage de base, pour un étage de sortie CMOS :
- Décrire le fonctionnement du circuit.
- Quelle est la fonction principale des diodes de sortie ? - A quoi bon un étage de sortie ?
CORRIGES DES EXERCICES PROPOSES
SOLUTION 1
D’écrivons qualitativement le fonctionnement de l’inverseur CMOS de ce circuit
Un inverseur CMOS est un circuit utilisé pour inverser le signal logique. Il est composé de deux
transistors complémentaires : un transistor à effet de champ de type P et un transistor à effet de
champ de type N
Quand vin= 1, le transistor TN conduit imposant un ‘0’ en sortie. De même si Vin=’0’ le transistor TP
conduit imposant un ‘1’ en sortie
La capacité CL doit se charger et se décharger à chaque commutation. Cette charge se fait selon la
constante de temps : t= RDSon *CL
SOLUTION 2
a- Calculons la tension Vout
VS=0, Vin =VG=VGS=0V < VT+VS => transistor bloqué =>ID=0
Vout=VDS*RID=5V
VS=0, Vin =VG=VGS=5V > VT+VS=> transistor conduit
On suppose le transistor en régime linéaire : ID=β ((VGS-VT)*VDS) avec VDS=Vout=Vdd-RID
Une résolution par méthode numérique donne Vout=VDS=0.59V et l’on peut vérifier que
VDS<VDSsat=VGS-VT=4V
b- Calculons la résistance minimale
VS=0, Vin =VG=VGS=5V > VT+VS=> transistor conduit
Pour Vout= VDS<VDSmax=1V
VDS<VDSsat=VGS-VT=4V=>régime linéaire
ID=β ((VGS-VT)*VDS)< IDmax= β ((VGS-VT)*VDSmax)=0.7mA
𝑉𝐷𝐷−𝑉𝐷𝑆𝑚𝑎𝑥 5−1
On sait que R≥ 𝐼𝐷𝑚𝑎𝑥
= 0,7∗10−3 soit Rmin=5.71kΩ
SOLUTION 3
a- Caractéristiques
VS=0=>VD=VG= VDS= VGS=3V
VG> VT+VS et VD> VDsat = VG-VT=1V=> le transistor est saturé
2𝐼𝐷
ID=1Ma=> β=(𝑉𝐺𝑆−𝑉𝑇)2 =2 mA/V2
b- Que devient ID
VS=0=>VD= VDS=5V et VG= VGS=4V
𝛽
VG> VT+VS et VD> VDsat = VG-VT=2V=> la zone est saturé=> ID= (VGS-VT)2=4 mA
2
c- Déterminons Ron
Pour des petits écarts autour de VDS=0 , on peut approximer la caractéristique ID=f(VDS)(mode de
1
conduction) par une droite passant par l’origine et de pente 𝑅𝑜𝑛= β ((VGS-VT)=>Ron>>250W pour
VGS=4V
SOLUTION 4
Examinons le fonctionnement
- Si la tension Uin est nulle, le transistor ne conduit pas et la sortie vaut +Vcc
- Si la tension Uin= Vcc le transistor conduit et la sortie vaut 0V
On a bien un circuit inverseur et en fonctionnement logique on voit qu’on exploite que les 2 points
extrêmes de la droite de charge
SOLUTION 5
- Le fonctionnement est le même vu dans l’exercice 1
- La fonction des diodes de sorties est de protéger le transistor contre les surtensions.
En effet : si la tension Uout augmente au-dessus de la tension Vcc+0.7V, la diode du haut se met à
conduire. De même si Uout diminue au-dessous de -0.7V la diode du bas entre en conduction
limitant ainsi la surtension
Les transistors d’un étage de sortie sont dimensionnés de manière à pouvoir fournir un courant plus
important que les transistor internes. Ceci permet par exemple d’attaquer directement une LED ce
qui serait impossible avec un transistor logique standard
