Ecole Supérieure de Technologie de Béni Mella! Université Sultan Moulay Slimane Informatique IndustrielleDu Boulier au Microprocesseur... 1. Les 1* Instruments a calculer Ensemble ' outis simples et non mécanisés concus pour facilter les caleuls, 1.1 Boulier Le bouller, appelé aussi « Abaque > , 2 te invente - depuis plusieurs miténaires (600 ans avant JC.) | fut longtemps utilisé et rest encore aujourdhul dans ns pays de Est. des ordinateurs dayjouré nu es 1.2 Régle a calcul ex ‘Apparue en 1632, la régle & calcul de William Oughtred, permet de simpitier grandement les calculs de fonction complexes, comme les racines carrée ou bien les fonctions trigonometrique. (& William Oughtred : 1574 - 1860,ott 2. Machines de Calcul Mécaniques Ensemble de systémes mécaniques coneus pour réaliser des calculs elementaires. Blaise Pascal: 1623 - 1862 2.1 Pascaline Inventée en 1642 par le savant francais Blaise Pascal age de 18 ans afin cfaider son pere dans son traval Crest ls machine a calculer de Tépoque, elle est anique et capable de résoudte des. opératons iiques daddlions et de soustractons. 2.2 Multiplicatrice de Leibnitz La mutipicatrice de Leibniz est apparue en 1694. st une améloration de a Pascaline concue Pour effectuer des multiplications et des divisions de nombres lant usqu’a hut chitres. Cependant en raison de gros probleme de Gottiried Wilhelm Leibniz: 1646-1716 conception et derreurs récurrentes — notamment ‘ur les reienues et leur report ~ la machine @ multiplier de fallemand Leibniz ne connaitra pas le ‘succes escompié Ie ete est corner une Henial poet Grade cos store Tyas posts aches fee cc2.3 Arithmometre de Colmar Larthmometre est le premier calcuiateur mécanique @ avoir connu un réel succes ‘commercial Inventé en France par Thomas de Colmar en Charles Xavier Thomas de Colmar : 1785 - 1870 1820, fut commercialisé de 1851 4 1915, ‘il avait une grande réputation de fiabilite et de se el peut etre considere comme le ier calculateur de bureau. prefiguration des futures caleulatric puis électriques et enfin électroniques want. . Machines Programmables Mécaniques Machines mécaniques powvant exécutés des programmes décrits a 'avance par un programmeur. 3.1 Métier a Tisser de Jacquard ‘Le métier Jacquard est un métier a tsser inventé en. “1801 pare lyonnais Joseph Marie Jacquard, Joseph-Marle Jacquard : 1752-1834 “Il slagit d'une des premieres machines tisser ‘automatisés qui ont entrainé une importante lution technique et sociale. ier, Futiisation de cartes perforées pour la machine .. Une avancée techniqueaxe 3.2 Machine Analytique de Babbage La machine analytique est une machine programmable, a Ccaleuler et a Imprimer, imaginée en 1834 par le mathématicien anglais Charles Babbage. line la réalisera jamais (sauf pour un prototype inachevé), ‘mais il passera le reste de sa vie la concevoir dans les ‘moindres détails. Le plus jeune de ses fis, Henry Babbage, en construra unite centrale (le moulin) et ‘imprimante de 1880 a 1910. phage 2 eut Fidée dy incorporer des cartes du métier dont la lecture séquentiele genereratt des ns et des données & sa machine, 3.3 Mécanographie XX*e Siécle La tabulatrice mécanique d'1BM « Intemational Business Machines Corporation » fabriquée et ccommercialisée en 1933, ‘Machine programmable permettant de lire des programme, de les executes, de faire des Calcules et dafficher les résuitats sur des cartes perforees, ‘Tabulatrice 16M 19334.1 Les 1° Véritables Calculateurs Electromécaniques LENIAC en Chitfres, _Composants : 17468 tubes a vide 7 200 diodes a erstal 1.500 relais 0.000 résistances '000 condensateurs ]on 5 millions de soudures faites a la main ons / Polds : Surface de 167 m2/30 Tonnes 2180 KW 20 nombres signés a 10 chiffres chacun daltons simp q Tube a Vide, Relais et Contacteurs ENIAC — Université de Pennsylvanie USA 1948 4.1 Les 1* Véritables Calculateurs Electromécaniques ENIAC en Chitfres, ner ‘vitetses de multipliation Temps deealeul d'une trajectoire eee de nombres de 10 chifres lune table det lamain, cumachine 42 i a Homme avec calcuateur de bureau 108 15s ah Harvard Mark électromécanique) 35 2h ‘Model 5 (slectromécanique) 2 40min Analyseurdiférentiel(analogique) 15 20min Harvard Markl (électromécanique) 0.4 s 45min ENIAC (électronique) 0,002 + 38 ‘continu sans panne, eget arcane 2000 pe feces on ee pe cee eaea 5. Les 1* Ordinateurs Electroniques 18M 7090 ~ USA 1960 DEC POP-8- USA 1965 Lappartion du transistor a bel et bien simpliiée et améliorée les ordinateur. a 5.1 Les 1*es Calculatrices Electroniques ‘CANON SANYO-1977 CASIO ~1977 ney l) ‘Pocketronic 1970 —r de intel équipaltégslement certains model des INTEL: C4004 UP 4 Bits 740 KH 1970 de Vépoque, 2300 Transistors Equivalent & UENIACLes 1* Micro Ordinateurs « Personal Computers » INTEL: Capeorseves - 1974/79 UP a/te Bits 2 Miz 29000 Transistors \M90B0ADC - 1975 ‘Clone du 8080 INTEL Rapidité + et Coat - IBM Pc — 1981 ‘Columbia MPC1600 — ‘Compatible PC ‘Ts Besoin de Processeurs : ¥ Plus Performant + Plus Rapide ¥ Plus Flable ¥ Moins Energivore ¥ Moins Coiteux ¥ Moins Encombrant5.4 Evolution des Microprocesseurs Nombre ge | [Link] targear om om TE FRE rreeumnencmonoge Uae 902 i 134000 1800 | 6A Y6UHE GOUM hee AND) | Y6mNE bbe) + 200 Cow? cunt onsen) 74100000 ENMU 52 cre (OKETT) ——GADavet asus | ~P24 0 5.5 Loi de Moore Lol empirique énoncée en 1965, Par Gordon Moore, le cofondateur ae la societe Intel ¥ Le nombre de transistors double tous les deux ans. ¥ Le nombre de transistors double tous les 18 mois (rectification en 1997), Celle croissance des performances des puces se hheurterat a une limite physique aux environs de 2017 En efet: le ryinme a bien diminué récemment ¥ 2014, les puces gravées en 14 nm « 5000 fois plus fin ‘quiun cheveu » ont un an de retar. *¥ Les 10 nm ne seront pas prétes avant 2017, ‘Les 7 nanométres pas avant 2020 au moins. |de Moore est devenue Obsolete stors sont désormais formés de qiq atomes ‘Nous touchons aux limites de la physique !6. Architecture de I’Ordinateur ‘ordinateur conventionnel se compose au mum des élements suivants Inte centrale CPU (Central Processing Unit) “Processeur (Goeur du Systeme) Dur “Read Only Memory e RAM (Random Access Memory) Processeur Disque Dur ‘Systéme Minimum est une celule élémentaire traitement informatique se composant de lcroprocesseur : role est Ia mise en couvre du traitement matique soit fexécution d'un programme. me ulilisatour, Peripheral interface Adapter des periphériques ES. électriques véhiculant tes extérieur du systémepermettant au microprocesseur dadresser un élément donné. Ainsi, il it maximale dadressage du sysiéme, clest & dire le nombre maximal de mots de la (Ex: 16 bts « peuvent adresser » 64 Kmots dans la mémoire), t de vehiculer les signaux de controles et de commandes tels que Mhorioge les 10 introduit des déiais cattente lorsque des informations sont envoyées @ un de traitement rédute. confit lorsque des périphériques cherchent a communiquer en ur tout seul ne sert rien, ll a besoin dun environnement matériel et logiciel pour ‘et repondre & un besoin. Ils‘agit, au moins, dun systéme minimum, cas, le bus de données et le bus dadresses sont multiplexés sur un seul bus. Une efflectue, alors, le démutiplexage adéquat. permet au microprocesseur de communiquer avec environnement contenir des ports utlisés exclisivement pour entiée et autres exclusivement pour ce CAN ou CNA), mais aussi des ports bidirectionnels (Ex :Iiterface USART, I2C.6.2 Microprocesseur et Microcontréleur ‘Un microprocesseur, ou « processeur », nvest quUun CPU, et bien quil forme le coeur du systéme informatis, pris tout seul ne serta rien. Un processeur a toujours besoin dun environnement matériel et logiciel pour fonctinnner « Ex: mémoire, horloge, interfaces dentrée / sorte, minuterie .. etc.» {i s'agit, done, de disposer d'un écosystéme informatique qui permet de faire fonctionner le processeur et de tre profit de sa puissance de calcul et dexécution, ages et leur puissances et vitesse de calculs. Certains intégrent plusieurs ALU (Athmetic Logic mores Caches et des coprocesseurs destnés au calcul mathématque complexe. microprocesseurs actuels sont caractérisés par un large bus de données (32 voir 64 Bits), “une grandes capacité dadressage et de grandes grandes capacités (plusieurs Goctets) ques dE/S puissants (Cartes Carte son, Modem ... etc.) de grands _systemes6.2 Microprocesseur et Microcontréleur Le microcontroleur est un systtme ‘minimum contenu dans un seul circut intégré (Ex = le célébre ATmega326P ‘équipant les cartes Arduino). “tna besoin que dune flecronque simple iinimale pout fonction. t plulot utilise dans des systemes de ce cours, nous alons étudier ce details et apprendre a utiliser et | et dexécution offert par un llisation des bases 2" (8 et 16) permet de réduire le nombre de symboles a écrire en conservant la possibilité de conversion instantanée en binaire ese Annis pour ta oe’octale ef 4 pour la base bexadécirale > de chacun de ces groupes par le symbole correspondant dans la base je entiére : le regroupement part du bit de poids le plus faible fractionnaire : le regroupement part du bit de poids le plus fort (de la incomplet, on le compléte avec des 0.onversion de 1100111010101 (2) en base & puis en base 16 : : N=1 100 111 010 101,2) =001 100 111 010 101 = 14725,s) ko te Tw 26 So 1a %15 Paw ‘a9 on de 110100110, 101101,2, en base 8 puis en base 16 : 210 200 UD VOLO) = 6555(3) G8) 46) S SH = 001 1010 0110, a conversion inverse, il suffit de développer chaque symbole de la dans la base 2" sur n bits. version de 441,16) en base 2: 0100 1010 0001 =010010100001, RE et wads 2) 4 en base 2 Aen base 2 1 en base 2 on de 273,15;g) en base 2 : }1 011,001 101 =10111011,001101,>)‘IL Rappel : Bases de Numération a 3 Représentation binaire des nombres signés Les systémes numeriques doivent étre capables de traiter des nombres positifs et “négatifs. utilisation d'une représentation signée suppose l'utilisation dun format (nombre de bits) fixé au préalable. -1 Représentation en complément a 2 Le complément a 2 est le mode de représentation le plus utilisé en arithmétique ‘binaire et donc dans les ordinateurs pour coder les nombres entiers nombres positifs se représentent par leur valeur binaire naturelle ; eprésentation des nombres négatifs s‘obtient comme suit ion binaire naturelle de opposé arithmétique ‘IL Rappel : Codage 2.3 Représentation binaire des nombres signés ‘Les systémes numériques doivent étre capables de traiter des nombres positifs et “négatifs. utilisation d'une représentation signée suppose [utilisation d'un format (nombre de bits) fixé au préalable. 3.1 Représentation en complément a 2 complément & 2 est le mode de représentation le plus utilisé en arithmétique binaire et donc dans les ordinateurs pour coder les nombres entiersen complément a 2 Représentation de —5,19) en CA2 sur un format de 8 bits (Binaire Signé sur 8 Bits) -Représentation binaire naturelle de +5,19) = 0000 0101,2, CAL de +5;0) = 1111 1010,) nbre 0 a une représentation unique; sur n bits permet de coder en CA2 les nombres N vérifiant : ates t2tti4Exemple : pour n = 4 111 + 1 = 1000 = -8. fiquement incorrect, car 0 est | tre son propre opposé. de supprimer la représentation eVaunaunnro 0110¢c.43) 2 + 00011043) “Gin, code is : négatif, on complete les k bits de poids forts avec des 1. “a, bits 5 111010,c43)Rep Module + Signe jt d'une représentation parfois utiisée car plus simple que celle du CA2, mais MSB = 0 => nombre positif, 1SB = 1 => nombre négatif 0 => nombre négatif => nombre positif). sentation est commode pour la lumérique / Analogique CAN.“représentation, les nombres réels sont représentés par des entiers, aprés dé d'un facteur d’échelle k qui est une puissance de la base dans laquelle cas précédent, le facteur d’échelle était fixe. Dans ce cas 13, du codage en} flottante, le facteur d’échelle peut varier au cours du calcul. igne du nombre, mantisse, base de numération (ici b = 2), e facteur d'échelle de la représentation, mais il es concernant la virgule fixe.le : Représentation normalisée IEEE simple précision des nombres flottants en] sur 32 bits « Standard IEEE 754-1985 » Norme IEEE, Simple Précision sur 32 bits haque valeur représenter est déterminge Y sion suivante : (équation 3) { = ; ws, =. es a B Ay x 26°97 x 1. bit bits 23 bite Rare rs | es Cones Par: Configurations Particuligres 127 m C=e+127 + C= OetM = 0: Nombre Zéro + C= 255 et M = 0: Nombre Infini (ass =o 85-27 + C=O etM #0: Nombre Dénormalisé format précédent « Standard IEEE 754-1985 », mode Simple Précision 4 ‘on peut coder des nombres'tiont la valeur absolue va de 10-** 3 10° rd d’écriture en virgule flottante Double Précision (sur 64 bits) permet de| ‘des nombres atteignant 103°? rd d'écriture en virgule flottante Quadruple Précision (sur 128 bits) permet nombres atteignant 10d, il faut le mettre sous la isée de 'équation 3 : (C1S x 2° x 4M 2/ Ensuite, On en déduit la représentation en virgule flottante : a | 0 m2 ° bi | bits) (23 bits) [ ie Caractérstique ¢ | Mantisse M a l © | 01111111 | 000 ... 00000000 | 2/ Ensuite, On en déduit la représentation en virgule fiottante : 3/ Enfin, il faut le mettre en format hexadécimale :p dapplication des systémes numériques est trés étendu. Lorsque lapplication| te pas de calculs arithmétiques, les codages précédents sont inutiles ou peu & alors des codages possédant d'autres propriétés. On emploie ai 4 stémes des codes permettant d'éviter des états transitoires parasites lors d données, ou de visualiser facilement des chiffres ou des lettres, ou ter des erreurs et/ou de les corriger dans un résultat susceptible d cee quelques codes fréquemment utilisés. Lensemble des coded groupés en deux classes : est dit pondéré si la position de chaque symbole dans chaque mot .un poids fixé ple 1, 10, 100, 1000 ... pour la numération décimale, et 1, 2, 4, 8, binaire.fe “Décimal Codé en Binaire” est utilisé dans de nombreux systémes daffichage| mptage ou méme les calculatrices de poche. codage en BCD, chaque chiffre d'un nombre décimal (de O49) 8 919)) est code 4 bits (de 0000.2) 4 1001,2)). de BCD niutilise que 10 mots de codes de 4 bits. Par exemple Iq ion du nombre 199510) est : 1995;49) = 0001 1001 1001 0104 ,ycp) ctuer des opérations arithmétiques en BCD, mais celles-ci sont plus 2, 4, 8, 10, 20, 40, 80, 100, ... coder et une représentation binaire. ‘codes peuvent néanmoins parfois posséder des propriétés arithmétiqued ‘comme le code Exeédent 3. le Excédent 3 (ou Excess 3) 3 utilise, tout comme le code BCD, 10 mots de codes, auxquels on) les 10 chiffres décimaux. nt le code binaire de trois lignes vers le haut. Ce code peut jer des soustractions car le complément a 1 de la représentatior dau alii 39 de ce chiffre.i | ire une soustraction, il suffit d'ajouter 41du nombre & retrancher, puis 1. s3) + 5xsa + Uxsa) 100 = 0101 = 2x53) est utilisé pour le codage des déplacements angulaires, linéaires ou pou des tableaux de Karnaugh (cf. chapitre « Propriétés des variables e giques >). principale de ce code est que deux mots successifs du code ne different binaire. ‘une part d'éviter la génération daléas (états parasites) au passage | ‘autre part de tirer parti de cette adjacence diConstruction du code de Gray sur 1, 2, 3, et 4 bif ie binaire réfléchi ou code de Gray “binaire réfléchi" provient ;nique de construction, construire un code de Gray sur irtir d'un code de Gray sur n-1 dant comme suit : mots du code de départ, 0, suivis des mots du dans ordre inverse et un ensemble de codes concus pour pouvoir détecter, voire corriger des erreurs messages binaires. Le principe repose sur I'insertion de données redondante ‘information initiale. approfondie reléve du domaine des communications numériques, et ne ser ité dans ce cours. Nous citerons cependant quelques exemples simples de coded ts, les codes p parmin et les codes de contréle de parité. jarmi n t constitué de cP parmi 5 (tableau 5) est constitué de 10 mots de codes ffres décimaux.de ce code permet, a la réception mation, de verifier par comptage du le 1 si une erreur s'est introduite dans transmise. caso plus d'une erreur sest glissée de code, la détection n'est pas des combinaisons car il ne porte que d'un mot de n bits par contrdle de parité consiste 4 y adjoindre un bit dont le réle est de rendre systématiquement pair ou impair lecodes peuvent avoir une signification non numérique. Le plus connu eux est le code ASCH (American Standard Code for Information Inge), qui est utilisé pour représenter les caractéres alphanumériques. int souvent sur un format de 8 bits, le dernier bit est alors utilisé la parité du message. cipe de laddition est dans toutes les bases similaire a celui de addition n additionne symbole par symbole en partant des poids faibles, et en éventuellement une retenue. n, en arithmétique binaire, est le plus souvent appliquée sur des gnés. Dans ce cas, cette opération se raméne dans tous les cas 4 uneArithmétique Binaire et soustraction du complément a 2 (CA2), il faut que les retenues de rang n et de rang identiques. 1100 0001 oor 1111 0001 1100 1110 0100 aT esutat 1101 0010 0011 Correcte 1101 le résultat d'une opération arithmétique sur n bits soit correct dans la du complément 2 (CA2), il faut que les retenues de rang n et de rang identiques. ire Signé 8 bits : Addition en CA2, Signes Rositif +103: 0110 O11 +65 0100 0001 oepassement se 01100700 Fes F010 ooo apm nombres de méme signe peut donner lieu @ un dépassementje le résultat d'une opération arithmétique sur n bits soit correct dans la ‘du complément a 2 (CA2), il faut que les retenues de rang n et de rang identiques. 1101 1101 -103 : 1001 1001 10111111 65 10111111 1 1001 1100 ‘0101 1000 ee 1001 1100 —168 4 0101 1000 “Over Flow nombres de méme signe peut donner lieu a un dépassement 1e de la multiplication ou la division en binaire est le méme que celui lors de la multiplication ou la division d'un nombre décimal par 10*4m th 4h 4h 4h 4 et fait appel des algorithmes non traités dans ce cours. Néanmoins, cas dune représentation en complément a 2 (CA2), l'algorithme de ion président est applicable, moyennant une lagre modification, si lePlan du Cours jiers automatismes étaient réalisés a tir de la logique cablée selon le synoptique stémes & logique cdbiée sont concus & intégrés en logiques Logique Séquentielle ap. les sorties dépendent toujours des entrées mais aussi de leurs états antérieursdu microprocesseur a issance au principe de la ‘programmée. . inement n'est plus défini par emble de circuits logiques, eux et figés, mais par une diinstructions stockées gérées par cet élément. ons sexécute de e et définit ce quon ue Cablée & Programmée de la logique programfhée de réaliser la fonction S=AOB S= AB+AB tion par un circuit en logique ge « figé » constitué de : illustration a partir d'un circuit en logique programmée constitué de : ¥ 3 Cases mémoires ¥ 3 Portes logique : ET, OU et NONI. Logique Cablée & Programmée 1.2 Principe de la logique programmée Ipitialisation [M2] = A et [M2] = B sroulement en 5 étapes 3éme étope 4éme = tone Béme étope B RpeaB Ties re pie contecle No oe ieeeIL. Logique Cablée & Programméeexemple du ou exclusif, le programme comprend une instruction constituée de o-instructions ou phases. haque phase génére des micro-commandes qui, au travers des 12 fils, aiguilentIl y a nécessité de modifier le hardware Jur changer de fonction. st figé. C'est le programme qui tions donnée, nous avons ‘Combinatoire : Les additionneurs dans ce chapitre voir comment est, en principe, conftruit un circuit pour cde 2 nombres en bina étant assez complexe, nous allons le réaliser en plusieurs étapes : additionneur fera une simple addition de deux bits. n additionneur devra ajouter a cette addition celle d'un report précédent. s assemblerons n additionneurs pour faire I'addition de nombres de n bits. + Half Adderditionneur de n bits permet l'addition de deux nombre de n bits chacun. ‘par 'assemblage de n additionneurs complet montés en cascade, 1n bits + m bits = Max(n, m) + 1 bitsnneur Soustracteur des soustraction en binaires, nous utilisons les propriétés du CA2. X-Y=X4¥41 > Réaliser un soustracteur 4 bits & partir de !’Additionneur 4 bits (7483) Combinatoire : Les Comparateurs parateur binaire est un circuit logique qui effectue la comparaison entre 2 binaires généralement notés A et de 3 sorties notées Saw Sus et Sacs qui indiquent le résultat de la ison comme suit : la sortie Sp.g passe 8 1 tandis que €5 Stop et Sace passent a 0. B, seule la sortie Sa,g passe a l'état 1moni _ 2.2.2 Comparateur n Bits Un comparateur binaire est un circuit logique qui effe: ntre 2 nombres binaites généralement notés A et B de n Bits ch: je de deux circuits intégrés comparateur 4 Bits (7485) pour former un r 8 Bits. Scene ] 2.3.1 Logique séquentielle : Les Compteurs Les compteurs (décompteurs) sont des circuits logiques séquentiels qui assurent la fonction de comptage binaire '* Un compteur est synchrone ou asynchrone + Un compteur Modulo N est formé de n Bascules D ou JK tel que: 2" > N + Un compteur modulo N compte les fronts LELELALFLFLELELAL, "de Ihorloge de 0 (N-2), puis il refait son iri anlar tetes tra 8 4390 |_| | Ps: Un regi donnée binaire sur n bits. je commune. un registre universel, une donnée étre introduite immédiatement. = IL Circuits Logiques 4 Unité Arithmétique et Logique (UAL) - Arithmetic Logie Unit (ALU) Lunité arithmétique et logique est incluse dans lunité centrale de traitement ou le microprocesseur. Elle est chargé d'effectuer les différents calculs tel que * Les opérations arithmétiques : addition, soustraction, changement de signe, ete. + les opérations logigues : CAl, CA2, AND, OR, XOR NOT, NAND, NOR ... etc + les comparaisons : test d'égalité, supéy équivalents « ou égal ». éventuellement des décalages et 1 is ces opérations sont Opérandes : A et 8IL. Circuits Logiques 2.5 Microprocesseur “Le Microprocesseur est le coeur battant "de tt ordinateur ou calculateur. microprocesseur 8 accumulateur est nstitué généralement de U1 Unité de traitement 1 Unité de controle Circuits Logiques Les processeurs se distinguent par leur architecture i 1D La machine Von Neumann architecture de processeur dite Machine de Von Neumann est un modle ‘de processeur qui utlise une structure de stockage unique, Dans ces machines une seule memoire est utlisée pour conserver 4 la fois instructions et les données (Ex : les microcontroleurs 68HC11 de torola). ‘architecture est appelée ainsi en référence au mathématicien John {Qu a élaborée en juin 1945 dans le cadre du projet EDVAC. Harvard, de Harvard est une architecture avec des voies de stockage pour es instructions et les données ne utlisent done deux mémoite, une pour les instructions et une données. (Ex = les microcontréleurs PIC 16FBx deVon Neumann Vs. Harvard A! > Caractéristiques des processeurs Harvard : ‘Avec deux bus distints, farchitecture dte de Harvard permet de transtér ‘es instructions a exécuter. Ainsi, Iunité de traitement aura acces sim ‘données associées. ‘A technologie identique, architecture de Harvard peut se montrer plus rapide que architecture de Von . {gain en terme de performance slobtient cependant au prix dune complexité accrue de la structure Je employée pour la realisation, et inconvenients | reas vnNewmenn | ttenerd Jeu dinstructon tr che + Codage des instructions sur un mot decks fle as memoirs + Exeution en un seul eele machine Jeudinstructn compact et réduit Temps dexécution conséquent Jeu destruction pauvre CCodage des instructions sur Acces dict bla mémoire plusieurs octets ‘CISC ou éventuellement VLIW et architecture RISC. | CISC pour Complex Instruction Set Computer Jes premiers temps de Finformatque, les ordinateurs étaient programmes) rr anges ca atone perplncrork Fasortir, coo ‘de mecto-processeurs sefforérent de comber le fossé entre le langage machine et les ‘de haut niveau, Des instructions proches des constructions typiques des langages de haut ‘ajoutes aux micro-processeurs. Lidée était de facilter la compilation des langages de haut de la complexe des microprocesseurs (Ex: VLIW pour Very long instruction word). des jeux éinstructions a pour effet de compliquer notablement ia phase de décodage ‘On peux constater que sur certains micro-processeurs @ jeu dinstructions complexe oitié des transistors sur la puce de silcium est consacrée au décodage des instructions et nde celles-ci,CISC Vs. RISC Architecture| es études statistiques sur des programmes tels des systimes d'expiottation ot ‘ont montré les tats suivants. 80 % des programmes niutiisent que 20 % gy jeu dinstructions Les instructions les plus utiisées sont ‘es instructions de chargement et de rangement, les appels de sous-routnes. ‘appels de fonctions sont tres gourmands en temps : sauvegarde et resttution du contexte et des paramétres et de la valeur de retour 0 % des variables locales sont des enters. 0% des structures complexes sont des variables globales, ‘maximale dappels imbnqués et en moyenne de & Une profondeur plus mportante ne se que dans 1 % des cas, alors au paradoxe suivant senses accélérer exécution ne sont pratiquement pas utilisées et ‘simples qui sont utilisées la plupart du temps. CISC Vs. RISC Architecturef > Les principales caractéristiques des processeurs RISC sont les suivant ¥ Codage uniforme des instructions les instructions sont codées avec un méme nombre de bits, généralement un mat machine. L'op- 'e trouve a la méme position pour toutes les instructions. Ceci facile le décodage des instructions. / Registres indifiérenciés et nombreux es registres peuvent étre utiisés dans tous les conteates. tation des accés mémoire Instructions ayant acces a la mémoire sont les instructions de chargement et de rangement es autres instructions operent sur les registres. Il en résulte une utlisation intensive des registres, rédult de modes d'adressage de made dadressage complexe. Les modes dadressages possibles sont généralement ct, indirect et relatisCISC Vs. RISC Architectut signie (Reduced Instruction Set Computer) “+ Les processeurs RISC ont des instructions simples prenant * rotor eye Soroge. Leese dherage moyen Par ‘nercion (ext 5 Les performances sont optimaées avec ls focus sur» leslogcete line posséde aucune unt de mémsre et utlse un rmaere tinct pour mplementriesmsctons jeu Einabustons edt, cede qu ne contont Lejeu dinsiructions comprend diverses instructions Pouvant ete uses pour des operations complexes. + CISC ade nombreux modes dadressage ditérens et peut one tte uti pour représenter plus des insructons ans diferent langages de programmation de niveau supérieur + CISC supporte deja des modes dadressage complexes + Na quun seul registe + Letemps dexecution est res tieve rnécesste une mémore ggteme pou des caleuls CISC Vs. RISC Architecture} Remarque : Certains processeurs CISC comportent, en plus, des instructions spécifiques pour le traitement des. ‘chalnes de caracteres, des polynémes ou des complexes ce qui facilte la tache du programmeur ‘Dans les processeur RISC, La simplification du jeu dinstructions a reporté une partie du travail sur le " compilateur ou le programmeur en Assembleur. Ces deriers jouent un rble essentiel dans optimisation joptimale des registres, tion des redondances, ‘des boucles en ne conservant a Fintérieur que ce qui est modi,CISC Vs. RISC Architecture cet exemple, nous sounaitons réaliser la muttipication de deux opérandes en memorre et placer le ‘la place du premier la synlaxe C, Cela revient a faire “A= A*B ‘Approche « CISC » = Approche « RISC » {$0100}, $0101), LOAD A, $0100 LOAD 8, $0101 PROD A, B STORE $0100, A de la performance ‘est couramment utiisée pour exprimer Ia ‘dun processeur Cycle * Nb Cycle par instruction * Nb Instructions dans le Programme [La séparation des instructions "LOAD" et "STORE" réduit en réalté la quantté de travail que le processeur dott eflectuer. Instructions réduites nécessitent moins de transistors que les Instructions Complexes, ce qui plus de place pour les registres a usage général fen Pipeline est possible étant donne que toutes les instructions s'exécutent dans un ps de temps uniforme (un cycle dhorioge) Intel x86 est indiscutablement la seule puce & conserver Farchitecture CISC {chute : 1 Mo ORAM : 5000S en 1977 contre 6S en 1994, cote : Les compllateurs actuels sont plus sophistiqués et gérent mieux la RAM avec* Exécution Séquentielle > Principe et Cycle d’Exécution Pour Manger 1 faut passer par tous les Stands Salade, Plat principal, Dessert et cate. - CLExéeution séquentiette “+ Une étape dure + mn personne met 4 mn pour i. Pour servir les 4 personnes + Ex Pipeline :1"7 = 7 mn + Ex Séq.:16= 16 mn Il faut passer par tous les ‘Stands : ‘Salade, Plat principal, Dessert et Caf “+ Une étape dure 1 mn - ‘simultanément. lune personne sort de laParallélisme > Principe et Cycle d’Exécution Pour Manger I faut passer par tous les Stands ‘Salade, Plat principal, Dessert et Café Parallétisme : Les 4 personnes sont ‘servies en mémy temps. ll faut mettre 4 Tables en service ‘simultanément. + Chaque personne met 4 mn pour “V7 =7mn 2446 = 16 mn Taxonomie de Flynn Michael Flynn en 1966 a defint 4 catégones darchtectures de processeurs seo 44 fax de données et du tux énstrctons + SISO (unique flux cinstructions, unique lux de données) Architecture séquentel qu rexplote aucun paralélsme, tant au niveau des instructions q‘au niveau de la mémoire& exemple Ge rarentecture de Von Neumann + SIMO (unique flux cinstructions, multipes flux de données) Architecture utisant le paralléiame au niveau de la memo, par exempe le processeur vector | MISD (mutipes flux ¢instructions, unique flux de données) ‘Achitecture permettant & une méme donnée détre traiée par plusieurs untes de calcul en paral “existe peu cimplémentatons en pratique. Cette catégore peut ee uilsée dans le Mirage numenue eta “veifeaton de redondance dans les systemes crtques, “MIMO (muttples flux instructions, multipes lux de données) Paraléle ia pus utlisée ou plusieurs unites de calcul tratent des données siérentes, elles posséde une mémoire dstincte 1e existe en deux principales vanantesTaxonomie de Flynn Cette Farchitecture existe en deux principales variantes. © MIMD & mémoire partagée Les unites de calcul ont acces a la mémoire comme un espace dadressage global. Tout changement lune case mémoire est vu par les autres unités de calcul. La communication entre les unités de calcul est effectuée via la mémoire globale, unit de calcul posséde sa propre mémoire et son propre systéme exploitation. Ce second ‘nécessite un middleware pour la'€ynchronisation et ia communication, ‘MIMO hybride est rarchitecture la plus utlisée par les superordinateurs. Ces systemes dent favantage détre tres extensibies, pertormants et faible coat. 2.6 Puissance d'un microprocesseur notion de puissance est la capacité de traiter un grand nombre d'op) sur de grands nombres et en grande quantité. Intrinséquement ia puissarite se joue donc sur les trois crtéres suivants GLa longueur des mots : données et instructions (on parle de largeur du bus des données). d'exécution des instructions liée @ la fréquence de fonctionnement de rhorloge sation exprimée en MHZ. ‘enseigne assez bien de la puissance du composant.Contréle MISEM/EREE Le Lun 9/11) Durée 45 mn : 11H35 a 12H20| 41 Faire les operations suivantes en binaire signé sur 16 bts Exprimer les résultats en décimale et signaler sly a eu d'éventuelles erreurs de dépassements ‘de capacite de calculs ‘Overfiow ‘OP 1 = 0001000100010001 + 1000100010001000 OP2=FF + FO OP3=FFAI + 6F ‘OP4 = 0001000100010001 ~ 1000100010001000 2/Exprimer ces nombres en format IEEE simple précislon Controle TDEA —_Le : Mercredi 11/11/ Durée 45 mn : 17H30 a 18H15 4/ Faire les opérations suivantes en Binaire Signé sur 8 bits, Exprimer les résultats en Décimale et Signaler s'il y a eu d'éventuelles opt 10001 + 110002000 orz 10001 cs 110001000 ors a + oF os 5 . 8 41100111, ‘Systéme MinimumPlan du Cours utiliser avec trois horloges internes our le 6809 ; 1,5 MHz pour le 68A09 et 2 MHz pourregistres internes par l'utilisateur. Et esseur 6809 nulateurs A.B et D lateurs A et B assurent tous les calculs arithmétiques et logiques et les 1s de données. interchangeables sauf pour quelques instructions (ABX, DAA) et les ‘sur 16 bits (Concaténation de A et 8): D = AB registres A et B peuvent Concaténation de A et B pour constituer un seul _—_adBumulateur (88s) AccumulteurB (8 Bits) ‘16 bits nommé D. Le [FJ [s IPP PEEP stitue Toctet de poids B celui de pi B et D sontce 6809 istres Pointeurs de Pile U et S 6809 dispose également de deux es pointeurs de pile U et S : er) est utilisé uniquement par le \eur pour passer des arguments. tem) est utilisé par le systéme pour der Adresse de retour et certain cas diinterruption ou de saut. un emplacement mémoire ou le ir sauvegarde le contenu de ses nndant un certain temps. le opére en mode Demier + Last In - First Out) derniére Sauvegarde complite du contexte dans la pile B 2 mpteur Programme PC (Compteur Ordinal) ipteur programme PC (Program Counter) appelé encore pteur Ordinal », est sur 16 bits. Ainsi, il peut d'adresser adresses mémoire soit 64 k octets (le champ mémoire) pointe toujours sur l'adresse mémoire de la instruction exécuter. jin cas, ce compteur programme peut étre utilisé jistre d'index. RESET, le bus d'adresses recoit $FFFE. les cases SFFFF) représente en général l'adresse de la n a exécuter (Veeteur RESET) Adresse de ln weochained'état « Codes Conditions Register’ CCR est un registre essentiellement par ALU. En effet : Létat de cette demiére aprés chaque opération est affichée via les 8 bits de ce registre CCR (Flag). e ment. Il passe a 1 si le addition est supérieur 4 255 le résultat d'une NEG, CMP, SBC) est ltiplié t le résultat d'un OU EXCLUSIF entre les retenues produites au niveau du ‘8 bits lors d'opérations arithmétiques en binaire signé sur 8 Bits. tions logiques, les opérations nts, de stockages et de itionnent le bit V a l'état pérations comme ADD, soc.| (Masque d'interruptions IRQ - CCR4) autorise le traitement de on Matérielles IRQ et la Sauvegarde Compléte du Contexte > il est 4 0. II l'inhibe le traitement quand il est positionné a 1. manipulé uniquement par l'utilisateur mais il est positionné 8 1 fe fearry - CCRS) Enns ry ~ CCR5) est un bit de le digit de poids poids fort de(Fast Interrupt Mask - Masque d'Interruption Rapide - CCR6) it F (Masque d'interruptions FIRQ - CCR6) conditionne le traitement de la ligne autorise le traitement de Interruption Matérielle FIRQ et la Sauvegarde jelle du Contexte lorsque |'utilisateur le force a 0 et il les inhibe quand il est eal mis 8 1 automatiquement aprés un RESET. r le type de sauvegarde devant tielle ou Complate) dans S. 0 ou aprés un RESET, la Positionné si le résuitat (CA2) dune opération arithmétique déborde « Dépassement de capacité » (Mis 1 sl rsultat de la derniére opération dans ALU est nul ‘Mis 1 sl résultat de la derniare opération dans ALU est gait Lorsquil est 1, il masque les interruptions IRQ. Retenve produite au niveau du 4** bit de faccumulateur Dembretenue (Haller) (retenue du 1" Dig [Masque d'interruptions FIR Lorsqu'l est 1, I masque les interruptions FIRQ. i 512, sauvegarde compléte du contexte dans la pile Systime oe 510, sauvegarde partielle (PC et CCR) dans la pile Systemeop ir 6809 istre de "page mémoire” DP (Direct Page) jistre de "page mémoire’ DP (Direct Page), sur 8 bits, est utilisé pour adresser ‘en mémoire. Une page mémoire forme un bloc de 256 octets. pscenens Mémoire 0 a 255 forment la page O de la fire a ) posside un bus d'adresse de 16 bits, cela donne 256 ant Tegistre DP spécifie le numéro de page, c'est a dire les 8 fort (MSB) de ladresse mémoite. Les 8 bits restants 5 Vinstruction a exécuter. i avec linstruction & exécuter. Sa mperientine eiécition ‘de Fadresse mémoire (16 88) ggegy, ammes. Direct Page DP (8s) ‘xceoo remsao PREM ELL - Je dagressage désigne la facon dont les instructions accedent aux opérandes situées en mémoire). 09 posséde un jeu de 9 modes d’adressages trés complet combiné aux 59 de base, Nous obtenons 1464 Codes Opératoires (Codes Objets) = jes d'adressage sont : ¢ Inhérent ou Implicite e Immédiat ge Direct Je Etendu ou Absolu lu Indirect easage inhérent est utilisé par les instructions qui agisent seulement sur les yes du eee et non sur la mémoire. tion est codée sur deux octets. Loctet ire précise les opérandes intervenant dans de ce Post Octet supplémentaire est sable pour les instructions de type :aniiécend Pararsétré: 1 Post-octet (Liste Explicite de Registres 8 Empiler) Instruction : PSHS A, B, X -mode d'adressage, le Code Objet (Code aire) de ‘Instruction est suivi du Code Objet de nde, ir par des valeurs immédiates. le « # » signifie immédiat dans la syntaxe Ce mode diadressage compte trois types is classées selon leur taille : 2, 3 et 4 Octetsssage Direct bpm] Mnémonique diadressage est utilisé pour adresser des pages spécifiées via le registre Direct Page (DP). ne RESET, DP est mis 2 zéro. i le « < » est une directive assembleur forcant s, rect. Cet adressage compte deux types classées selon leur taille : 2 et 3 Octets = 1 A Code Opératoire sur 2 Octets : $96 12 ou LDA <$12 : A= (Adrl) contenue de la Page Mémoire Adr1 Adresse Logique Tel Te EF cet re 6809 a tion Code Opératoire sur 3 Octets : Ada =2014 $55 its 14. ou LDY <$14#: Y = (Adr2) _ YH = (Adr2) et YL = (Adr2+1) a gistre 16 Bits, lopération donc charge : r le contenue de la Page Mémoire Adr2 $98 ar le contenue de la Page Mémoire Adr2+1 sas sof Exemple : Pour DP = $20 7/6 [5 [* Done : Adr2=$2014 SARE Et: YH = ($2014) = $55. YL = ($2015) =i a Et (1s bits) ee rox d’Adressage Etendu ou Absolu est utilisé aga-203 la mémoire sans intermédiaire. le « > » est une directive assembleur ge Etendu. Cet adressage compte es diinstructions classées selon leur taille: 3. @ made rast A $2012 ou LDA >$2012: A= (Adri) toy s2012 ou LDY >$2012 : A= (Adr2) t est seulement nécessaire pour les dérent sur les pointeurs S et Y et iparaison CMPU, CMPD. Ade 2012 se trouvant elle-aussi dans la mémoire -« [Adr] » force le mode Adressage Etendu Cet adressage compte deux types rant sur les pointeurs $ et ¥ ‘comparaison CMPU et CMPD Begtere ge szno jent D étant codé sur un Octet, Donc = ae 2p s2t—-4 ae cement n'est possible que dans la Plagi dedicta: déplacement = [-128,127] soit [-$80,$7F] nave registre CCR, le saut a lieu SIN=0 yy, (Gi le résultat de ALU est positif) nt D BPL fait un test sur le bit N du prarea Dept san en fonction de la valeur de 216-1 < Ds 216-14 rest possible que dans la Plag LBPL fait un test sur le bit N du registre CCR le saut alieu SIN=0 jas, don (Gi le résultat de 'ALU est positif)de l’Adressage Indexé est que linstruction spécifie une Base (Index) plus yent par rapport a cette Base. On peut donc écrire : Adresse Effective = Base + Déplacement ince d'un Adressage Indexé est déterminée par le choix des Bases et toutes de Déplacement dont on dispose. ‘du 6809. la base peut étre soit : deux Registre d'Index (Kou Y) ce qui est normal es deux Pointeurs de Pile (U ou S) 3.8.5 Base = Compteur Programme PC a. Sur + 7 bits LDB $20,PC b. Sur + 15 bits : ‘ADA $2000,PC €. Etiquette localisée: LEX ETIQPC ADDB -14,X LDA $30,x LDB $8000, wulateurye Indexé Indirect de lAdressage Indexé Indirect est quion accéde au contenue d'une tive inscrite en mémoire en transitant par une adresse intermédiaire dressage indexé vu précédemment. Ce mode est forcé par I'écriture « [] » Adresse Effective = [Base + Déplacement] 3.9.5 Base = Compteur Programme PC LDA [$F000, PC] Comme pour ladressage indexé direct, on peut utiliser dans ce mode non pas un déplacement mais une étiquette localisée : LDA [Label_1, PC] r 6809 adopte Jarchitecture hardware Von Neumann et une software CISC. Instruction dispose de 59 instructions de bases. Ces instructions du sont elon leur fonction en 5 groupes suivants tions de Traitement des Donnéesir calcule une adresse effective en fonction du mode d'adressage fique(toujours indexé) puis charge cette valeur dans le pointeur (X, Y, $ ou U). rruption est une procédure permettant la suspension de l'exécution d'un en cours au profit d'un autre, 'exécution Gu programme initial reprend, été suspendu, aprés la fin de linterruption. “des informations du Contexte Extérieur en "Temps Réel’. Le est “couplé” & bet environnement par des lignes sur lesquelles indéterministe, un échange de messages sous forme de extérieures, le microprocesseur doit changer "d'état" en latives de lopération en cours et de celle quiRé-initialisation du microprocesseur. Non Masquable Interrupt. Fast Interrupt Request. Interrupt Request. faite da CR d'état ( Code,Condition Register CCR ) 21, le microprocesseur i arrivant sur le ligne IRQ. Masque de interruption FIRQ ce flag est mis 4 1, le microprocesseur ignore , seul le contexte | microprocesseur est sauvegardé sur la pile S. is, seuls les registres PC et CCR sont concernés ) jitionné par le mifroprocesseur afin d'indiquer le type de sauvegarde lise (partielle ou complete). En quelque sorte, II fait office d'uneforcer état des deux bits I et F du registre d'état a l'aide des instructions ANDCC d'une part et ORCC d'autre part ! (Voir Tableau) FIRQ IRQ et RESET ainsi que positionnent automatiquement le nent automatiquement le uage de la FIRQ). ption logicielles “soft” représentent des événement "Déterministes”. Elle se par des instructions a par entiére placées dans les programmes. rde du contexte est totale pour les 3 interruptions logicielles que compte le (SoftWare Interrupt), SWI2 (Soft. Inter. n°2), SWIB (Soft. Inter. n°3) roprocesseur peut se mettre en attente d'événements extérieurs afin on évolution sur l'apparition de ces derniers.SFFFE SFFFF SFFFC- SFFFD Non Masquable tape SFFFA. SFFFB Lopicielle bers Ra SFFFS -SFFF7 Rapide et Masquable tet ‘Ra. SFFFB -SFFFO Masquable ‘Aveun FFF SFFFS Lopicielle ‘Aveun ‘SFFF2 - SFFFB Aogicelle ‘Avcun Instructions dinterruption NMILFIRQetIRQ ——Attente interruption Totale:E= 1 [NMI,FIRQet IRQ Synchronisation Externe Aucune Corrigé du Controle TOEA —_fait le : Mercredi 11/11/2020 ‘10001 + 0001000, 103 ‘Non 10001 = Bro001000 119 oui a 6 16 Non 5 + 8 ery Non b es nombres suivants en format IEEE 754 Simple Précision (6 pts) 1°24 1, 11001 = 41640000 “182-9 1,0111 = BE380000 1° «2 « 1,1100111 = 3FE70000Corrigé du Controle TDEA _fait le : Mercredi 11/11/2020 er le schéma d'un Systéme Minimum (6 pts)