CENTRE UNIVERSITAIRE DE MILA
INSTITUT DES SCIENCES ET DE LA TECHNOLOGIE
Module Structure Machine 2
Solution de la série de TD n=°2
Exercice 01 :
1. Réaliser le circuit C1, qui permet d'additionner deux bits.
2. Est-ce qu'on peut l'utiliser pour additionner plusieurs bits?.
3. Réaliser un circuit (ADD) qui permet d'additionner deux bits avec une retenue en
entrée.
4. Utiliser les circuits ADD pour faire un additionneur des nombres binaires sur 2 bits.
Solution
(Voir le cours)
Exercice 03 :
Réaliser un demi-soustracteur (table de vérité et circuit).
Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :
i. avec deux demi-soustracteurs
ii. avec un demi-additionneur et un demi-soustracteur.
Réaliser un circuit pour un décrémenteur à n bits
Solution
Réaliser un demi-soustracteur (table de vérité et circuit).
Le demi-soustracteur est défini par la table de vérité suivante (le bit Bi est retranché au
bit Ai ) : Ai Bi D i Ri
0 0 0 0
0 1 1 1
Di contient la différence Ai − Bi
1 0 1 0 Ri contient la retenue éventuelle
1 1 0 0
On a donc :
Di = Ai ⊕ Bi
Ri = Ai · Bi
D’où le circuit
logique :
B
Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :
iii. avec deux demi-soustracteurs
Pour obtenir un soustracteur binaire complet il faut prendre en compte l’éventuelle
retenue précédente Ri−1 . La table de vérité est :
Ri1 Ai Bi Di Ri
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1
Di = Ri1 · (Ai ⊕ Bi ) + Ri1 · (Ai ⊕
Bi )
= (Ai ⊕ Bi ) ⊕ Ri1
Ri = Ri1 · Ai ·Bi + Ri1 · Ai ·
Bi
+ Ri1 · Ai · Bi + Ri1 · Ai · Bi
= Ai · Bi · (Ri1 + Ri1 )
+ (Ai · Bi + Ai · Bi ) · Ri1
= Ai · Bi + (Ai ⊕ Bi ) · Ri1
D’où le circuit
HS HS
Ai · Bi
Ce schéma correspond au fait que le soustracteur est réalisé en
(1) retranchant Bi de Ai (1er demi-soustracteur) ;
(2) puis en retranchant Ri−i de la différence obtenue.
avec un demi-additionneur et un demi-soustracteur.
Une autre manière de procéder consiste à :
(1) additionner Bi et Ri−1 avec un demi-additionneur (cette opération peut
évidemment engendrer une retenue) ;
(2) puis en retrancher le résultat obtenu de Ai .
Cela est obtenu par transformation des fonctions logiques :
Di = Ai ⊕ (Bi ⊕ Ri−1 )
Ri = Ai · (Bi · Ri−1 + Bi · Ri−1 ) + (Ai + Ai ) · Bi · Ri−1
= Ai · (Bi ⊕ Ri−1 ) + Bi · Ri−1
Exercice 03
Réaliser un comparateur 4 bits en utilisant des comparateurs 2 bits avec des entrées de
mise en
Cascade
Solution
(Voir le cours)
Exercice 04 :
On veut réaliser le circuit qui permet de déterminer les nombres non premiers entre 0 et 15.
1. Donnez la table de vérité.
2. Réalisez le schéma à l'aide d'un seul multiplexeur.
3. Réalisez le même circuit avec un décodeur et un minimum de portes logiques
Solution
On veut réaliser le circuit qui permet de déterminer les nombres non premiers entre 0 et 15.
1. Donner la table de vérité.
2. On a besoin d'un multiplexeur de 16 à 1 pour réaliser cette table de vérité
A l'aide d'un décodeur réaliser le circuit qui peut déterminer si un nombre binaire en 4 bits est non premier.
S= s0+s4+s6+s8+s9+s10+s12+s14+s15
Le schéma se compose d’un décodeur 4 16 et une porte logique OU
S
Exercice 05:
Réaliser un circuit qui détermine si un nombre sur 5 bits n'est pas multiplle de 3, à l'aide d'un
multiplexeur (table de vérité, schém
ma à l'aide d'un multiplexeur)
Solution
Réaliser un circuit qui determine si un nombre sur 5 bits n'est pas multiple de 3, à l'aide d'un
multiplexeur ( table de vérité, schéma
sché à l'aide d'un multiplexeur)
A B C D E F
0 0 0 0 0 0
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 0 1 1
0 0 1 1 0 0
0 0 1 1 1 1
0 1 0 0 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 0 1 1 1
0 1 1 0 0 0
0 1 1 0 1 1
0 1 1 1 0 1
0 1 1 1 1 0
Exercice 06 :
Réaliser le circuit qui permet de trouver le maximum entre deux nombres A et B
sur un Bit en utilisant le minimum de portes logiques et de circuits combinatoires?
Exercice 7
( solution exercice 02 rattrapage 2019)
Exercices supplémentaires
Exercice 1 : Réaliser un multiplexeur à 4 entrées.
Exercice 2 : Réaliser le demi-additionneur à l'aide d'un minimum de multiplexeurs
à 4 entrées.
Exercice 3 : Réaliser l'additionneur complet à l'aide d'un minimum de
multiplexeurs à 8 entrées
Exercice 4 :
Soit une information binaire sur 5 bits ( i4i3i2i1i0). Donner le circuit qui permet de
calculer le nombre de 1 dans l’information en entrée en utilisant uniquement des
additionneurs complets sur 1 bit ?
Exemple : Si on a en entrée l’information ( i4i3i2i1i0) =( 10110) alors en sortie on obtient
la valeur
3 en binaire ( 011) puisque il existe 3 bits qui sont à 1 dans l’information en entrée .
Exercice 5:
Réalisation d’un additionneur complet avec des décodeurs binaire 3=>8
