Les Processeurs de Texas Instruments

Actuellement, TI développe les nouveaux processeurs DSP en trois

familles :

TMS320C2000 (connue comme TMS320C20)

TMS320C5000 (connue comme TMS320C54)
TMS320C6000

Les premières familles des processeurs DSP développées par TI (et qui
assure jusqu’à maintenant le support technique) sont au nombre de 5.

TMS32010, pas de C (NMOS non CMOS)

TMS320C30,
TMS320C40,
TMS320C50,
MS320C80.

Le développement de nouvelles versions pour ces familles est arrêté.

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les Processeurs DSP virgule fixe Conventionnels

TMS32010, (1982),

TMS320C20, (1985),

TMS320C25

TMS320C203, (1995), en réponse au besoin des

constructeurs du Disk-Driver, (40 MIPS) (80MHz), $5.00,

TMS320C24, pour contrôle de mouvement,

TMS320C50,

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les Processeurs DSP virgule fixe Conventionnels

TMS320C50,

TMS320C54, version plus petite du C50 pour applications sans fil (wireless
basestations and handsets), table d’instructions non compatible avec le C50.
- Il réalise en un seul cycle :
2 lectures données du block 1
1 écriture donnée vers le block 2
1 extraction d’une instruction du block 3.
- Intègre une instruction spécial pour le décodage Viterbi,

Une variété du C54x, La famille C54xx, possède 8 Mmots de mémoire

adressable atteint par l’addition pointer de pages.
Le TMS320C5416 possède 128K mots de mémoire on chip SRAM et
supporte 160 MHz d’horloge.
Applications : Voice over Internet Protocol (VoIP),
serveurs de communications,
computer telephony
customer premise equipment.

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les Processeurs DSP virgule fixe Conventionnels

TMS320C55.

Le C55 est de la famille C5000 avec conception consommation ‘lower power’ par
rapport au C54.

Le TMS320C5509 DSP est destiné pour ‘portable handheld Internet appliances’.

Il possède un nombre étendu de périphériques on-board.
Fréquence: 144/200 MHz (jusqu’à 288/400 MIPS)
Mémoire On-chip: 128 Kmots de RAM et 32 Kmots de ROM
Interfaces: USB 1.1 port, I2C, Mémoire Stick, MMC, SD, trois ports série
Convertisseur ADC: on chip de 10-bit

Le TMS320C5502 est le moins cher de la famille C5000 pour les systèmes

personnels à $9.95/unité en quantités de 10,000,
Fréquence: 200 MHz (jusqu’à 400 MIPS)
Mémoire On chip: 32 Kmots DARAM et 16 Kmots ROM
Interfaces: UART, I2C, trois ports série.

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les Processeurs DSP virgule flottante conventionnels
Les deux premiers processeurs à virgule flottante de TI sont TMS320C30 (1988)
Et le TMS320C40 processors.
Ces deux processeurs sont très similaires. La différence de base est que le C40
Possède des caractéristiques de communications qui lui permette de fonctionner
plus facilement dans un environnement parallèle.

TMS320C30 (1996)

TMS320C31 ($20)

TMS320C32 ($10)

Le TMS320VC33 (1999, $5) possède 1-Mbits de RAM et réalise 120 MFLOPS.

La version 150-MHz de C33 coûte $8.
La dernière version du C33 est SM320VC33-EP (2002)

The TMS320C40 = C30 + traitement parallèle

C44
Master en informatique et télécommunications
Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les processors DSP non conventionnels

La famille TMS320C80,

Le C80 contient 4 DSPs virgule fixe + processeur RISC sur le même chip
-- cher, consomme beaucoup d’énergie, et les moyens de développements sont
pauvres.

La famille C6x (C6000),

Le C6000 est un processeur DSP organisé en VLIW et RISC

Avec 8 unités fonctionnelles : 6 adders/ shifters et 2 multiplieurs.

Trois membres de La famille C6x (C6000) :

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les processors DSP non conventionnels

TMS320C62x, 16-bits virgule fixe

TMS320C6211: 150 MHz (1200 RISC MIPS) pour $25 (en quantité de 25K);64 kbits
de mémoire on chip (32 kbits data; 32 kbits program) plus L2 cache (512 kbits)
TMS320C6201: 167 MHz (1333 RISC MIPS) et 200 MHz (1600 RISC MIPS);
1 Mbit de mémoire on chip (512 kbits données; 512 kbits programme);
la version low- power C6201B à 200 MHz consomme 1.94 W.
TMS320C6202: 250 MHz (2000 RISC MIPS).
TMS320C6203: 250 MHz (2000 RISC MIPS) and 300 MHz (2400 RISC MIPS);
7 Mbits on-chip memory (3 Mb programme; 4 Mb données); utilisé dans les systèmes
de communication numériques. En 1999, était utilisé sur des systèmes de
communication troisième génération sans fil (wireless data networks) et dans
les modems banks (24 modems V.90 sur single chip).

TMS320C64x, 16-bits virgule fixe

TMS320C67x, 32-bits virgule flottante avec multiplication en un cycle et

3 cycles de délai.
Master en informatique et télécommunications
Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Le processeur C67x

TMS320C67x, 32-bits virgule flottante avec multiplication en un cycle et

3 cycles de délai.

Pin compatible avec le 'C62x

A 100-MHz, le 'C6711 délivre 600 MFLOPS à seulement $20

La version 150-MHz délivre 900 MFLOPS

La famille 'C67x offre, pour les versions proches la possibilité

d’atteindre to 3 GFLOPS et plus.

Les applications: beamforming, stations de base, réalité virtuel 3-D,

graphiques, reconnaissance de la parole, radar/sonar, instrumentation de
précision, et traitement d’images médicales.

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Panorama et historique des processeurs DSP de TI

‘C5000
(‘C54x)

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les problèmes avec les outils de TI

۞ Pas de translateurs de code entre C5x and C20x et entre C54x et C6x

۞ Pas de simulateurs et débuggeurs pour le publique, à l’exception du C31.

۞ Les compilateurs C sont très pauvres pour les processeurs DSP traditionnels
virgule fixe (C2x/C5x/C54x),

۞ Compilateurs C relativement pauvre pour les processeurs C6000

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Master en informatique et télécommunications
Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 La première génération DSP
Le TMS32010 de Texas Instruments - 1982

• Caractéristiques

• 200 ns de cycle d’instruction (5 MIPS)

• 144 mots (16 bit) on-chip data RAM
• 1.5K mots (16 bit) on-chip program ROM
• Extensible jusqu’à 4K mots de mémoire programme à l’extérieur
accessible par la même vitesse.
• Mots de 16-bit pour instruction et données
• Instruction 32-bit ALU/accumulateur en un seul cycle
• Multiplication 16 x 16-bit en un seul cycle en 200 ns
• Deux cycles MAC (5 MOPS)
• De zéro à 15-bit registre à décalage
• 8 canaux d’entrées et 8 canaux de sorties

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Structure du TMS32010

Memoire
Instruction
• 16-bit virgule fixe
• “Architecture Harvard” Processeur
– mémoires séparées pour Mémoire
instruction et données données
Chemin de données:
• Accumulateur
• Table d’ instruction spécialisé Mem
– Charger et Accumuler T-Registre
• 390 ns temps d’Multiplication-
Accumulation (MAC); Multiplieur

P-Registre
ALU

Accumulateur

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 TMS32010 BLOCK DIAGRAM

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les DSP de troisième génération
TMS320C30 - 1988
Caractéristiques du TMS320C30
• Temps d’exécution d’instruction 60 ns en un seul-cycle
– 33.3 MFLOPS
– 16.7 MIPS
• Block mémoire ROM de 4K x 32-bit double-accès en un seul cycle on-chip
• Deux blocks RAM 1K x 32-bit double-accès en un seul cycle on-chip
• cache de 64 x 32-bit instruction
• Mots de 32-bit pour instructions et données, et 24-bit pour les adresses
(16Mbytes)
• Multiplieur virgule-flottante/entier de 40/32-bit et ALU
• Registre à décalage de 32-bit
• 8 registres à précision étendue (accumulateurs)
• 2 générateurs d’adresses avec 8 registres auxiliaires et 2 registre auxiliaires pour
l’unit arithmetique
• Contrôleur de Direct Memory Access (DMA) on-chip pour E/S et opération CPU
parallèle
• Instruction ALU et multiplieur parallèle
• Capacité Block répétition
• Instructions ‘Interlocked’ pour support multitraitement
• 2 ports série pour transferts 8/16/32-bit
• 2 temporisateurs 32-bit
• 1 µ CDMOS Process

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 DIAGRAM PAR BLOCK TMS320C30

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 TMS320C3x CPU BLOCK DIAGRAM

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Block diagramme mémoire du TMS320C3x

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Master en informatique et télécommunications
Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
Block diagramme fonctionnel du DSP TMS320C54x

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Texas Instruments TMS320C80
MIMD MULTIPROCESSOR DSP (1996)

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Block Diagramme du TMS320C62x/C67x

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les unités fonctionnelles et opérations réalisées

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Instruction virgule fixe des unités fonctionnelles

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Les instructions virgule flottante des unités fonctionnelles

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
 Master en informatique et télécommunications
Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.
La nomenclature des processeurs
DSP TMS320

Master en informatique et télécommunications

Cours d’ Architectures avancées Faculté des Sciences Rabat Prof. Ouadou M.