Systèmes et circuits logiques

Compte rendu

TP N°3 :
Bascules, Registres
Compteurs Asynchrones et Synchrones

1 ère année Génie électrique

groupe A

Travail fait par : - BEN YOUSSEF Anis

- GUEBSI Azhar
- BEN AYED Salma

Année universitaire 2022-2023

ENSIT

Page 1
 Systèmes et circuits logiques

But de manipulation :
Comprendre le fonctionnement des bascules synchrones (JK, D et T) ; et réaliser des
montages de registres à décalage et de compteurs asynchrones.
Remarque : il peut être que quelques résultats qu’on a trouver sont fausses puisque la
maquette a mal fonctionne plusieurs fois

A - LES BASCULES
Réaliser le montage des différentes bascules suivantes : (JK, D et T)

Relier JK D et T à des interrupteurs, H (Horloge) à un bouton poussoir et Q à une lampe

Bascule JK

Table de verite

Qn J K Qn+1
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

ENSIT Page 2
 Systèmes et circuits logiques

Table de transition

Qn Qn+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

J k 00 01 11 10
Qn
0 0 0 1 1

1 1 0 0 1

Qn+1=KQn + j Qn

Table de transition

Qn D Qn+1
0 0 0
0 1 1
1 0 0
1 1 1

Qn D Qn+1

0 X D 3

1 X D
 Systèmes et circuits logiques

Fonctionneent :
Qn+1= D quelque soit Qn = fonction ecriture

D 0 1
Qn
0 0 1

1 0 1

Qn+1=D

Table de verite :

Qn T Qn+1

0 0 0

0 1 1

1 0 1

ENSIT Page 2
 Systèmes et circuits logiques

1 1 0

Table de transition :

Qn T Qn+1
X 0 Qn
X 1 Qn
Fonctionnement :
Pour T=0
Qn+1= fonction mémoire
Pour T=1 :
Qn+1 : Basculement
Le role des entree Set et reset
ce sont des Entree de forcage = asynchrone qui prépositionne l'état de sortie à la mise sous
tension

E Q0 Q1 Q2 Q3 Nombre de
signal
1 0 0 0 0 0
1 1 0 0 0 1
1 1 1 0 0 2
1 1 1 1 0 3
1 1 1 1 1 4
1 1 1 1 1 5

E Q0 Q1 Q2 Q3 Nombre de
signal
0 1 1 1 1 0
0 0 1 1 1 1
0 0 0 1 1 2
0 0 0 0 1 3
0 0 0 0 0 4
0 0 0 0 0 5

5
 Systèmes et circuits logiques

E Q0 Q1 Q2 Q3 Nombre de
signal
1 0 0 0 1 0
0 1 0 0 0 1
0 0 1 0 0 2
1 0 0 1 0 3
1 0 0 0 1 4
0 1 0 0 0 5
0 0 1 0 0 6

E Q0 Q1 Q2 Q3 Nombre de
signal
0 1 1 1 0 0
1 0 1 1 1 1
1 1 0 1 1 2
1 1 1 0 1 3
0 1 1 1 0 4
1 0 1 1 1 5
1 1 0 1 1 6
E Q0 Q1 Q2 Q3 Nombre de
signal
0 1 0 1 0 0
1 0 1 0 1 1
0 1 0 1 0 2
1 0 1 0 1 3
0 1 0 1 0 4
1 0 1 0 1 5
0 1 0 1 0 6

ENSIT Page 2
 Systèmes et circuits logiques

Pour remplir ces tableaux on a utilisait ce tableau de verite

J K Qn+1
0 0 Qn (memorisation )
0 1 0 ( mise a 0)
1 0 1 ( mise a 1)
1 1 Qn( basculement »

Alors pour E= 1 => J=1 et K=0

et pour E=0 => J=0 et K=1

7
 Systèmes et circuits logiques

Montage modulo 5

Montage modulo 11

ENSIT Page 2