Scribd
Importer
520 vues2 pages

Architecture Parallèle TD: Université Alger 1 2022/2023 Faculté Des Sciences Département MI M2 Rse

Le document présente quatre exercices portant sur l'architecture parallèle. L'exercice 1 concerne le calcul de la fréquence d'horloge d'une machine B pour exécuter un programme en moins de temps qu'une machine A. L'exercice 2 porte sur la comparaison de deux implémentations d'une architecture. Les exercices 3 et 4 traitent du calcul du speedup pour différents modèles de machines parallèles.

Transféré par

Yasmine Chihab
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd
520 vues2 pages

Architecture Parallèle TD: Université Alger 1 2022/2023 Faculté Des Sciences Département MI M2 Rse

Le document présente quatre exercices portant sur l'architecture parallèle. L'exercice 1 concerne le calcul de la fréquence d'horloge d'une machine B pour exécuter un programme en moins de temps qu'une machine A. L'exercice 2 porte sur la comparaison de deux implémentations d'une architecture. Les exercices 3 et 4 traitent du calcul du speedup pour différents modèles de machines parallèles.

Transféré par

Yasmine Chihab
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd

Université Alger 1 2022/2023

Faculté des sciences

Département MI

M2 RSE

Architecture parallèle

TD

Exercice 1

A) Notre programme s'exécute en 10 secondes sur A, qui dispose d'une horloge à


100Mhz. Nous tentons d'aider un concepteur à construire une machine B, qui exécutera ce
programme en 6 secondes. Le concepteur établi qu'une augmentation substantielle de la
fréquence d'horloge est possible, mais que cette augmentation affectera le reste de la
conception de l'UC, imposant à la machine B d'utiliser 1,2 fois plus de cycles d'horloge que la
machine A pour ce programme. Quel objectif de la fréquence d'horloge devrons-nous donner
au concepteur ?

B) Supposons que nous ayons deux mises en œuvre différentes de la même


architecture de jeu d'instructions. Pour un programme donné, la machine-A a un temps de
cycle d'horloge de 10 ns et un CPI de 2, et la machine B un temps de cycle d'H de 20 ns et un
CPI de 1,2 pour le même programme. Quelle machine est la plus rapide pour ce programme et
de combien ?

Exercice 2

Soit à exécuter un programme de N instructions sur une machine superscalaire de p


pipeline de k étages chacun. Supposer l’exécution sans hazard.

1- Donner l’expression du temps d’exécution de ces N instructions sur cette machine


2- Donner l’expression de speed up de cette machine.
3- Indiquer le speed up max (pour une exécution infinie)

Exercice 3

Soit une machine parallèle opérant selon le modèle parallèle avec section série où le
facteur du Speed-up : G, et l’efficacité : E

1. Calculer le speed up max et commenter le résultat.


2. Supposer la tache complètement série (pas de parallélisme) et recalculer le speed up.
3. Supposer la tache complètement parallèle (pas de section série) et recalculer le speed
up.
4. Calculer n (nombre de processeurs) pour une efficacité de 0,5. S=0.1 et S= 0.2.

Exercice 4

Soit à exécuter un programme de N instructions sur une machine pipeline de k étages.

5. Donner l’expression du paramètre d’accélération (Speed-up: S(n) = tsequentiel


/tpipeline) de cette machine pipeline avec une exécution supposée sans hasards.
6. Donner l’expression du paramètre k pour laquelle la performance (speed up) de la
machine pipeline égalise celle d’une machine parallèle fonctionnant selon le modèle
avec section série
7. Calculer la valeur de k pour une exécution infinie.

Vous aimerez peut-être aussi