VHDL, conception pour cible FPGA PARTICIPANTS
Ingénieurs et techniciens souhaitant
acquérir des compétences
Cours Pratique de 4 jours générales dans la pratique du
VHDL pour la conception de FPGA.
Réf : VHD - Prix 2022 : 2 790€ HT PRÉREQUIS
Aucune connaissance particulière.
COMPÉTENCES DU
FORMATEUR
Cette formation vous permettra d'acquérir des compétences générales dans la pratique Les experts qui animent la
du VHDL, langage destiné à représenter le comportement et l'architecture d'un système formation sont des spécialistes des
électronique numérique. Vous pourrez découvrir ce langage et développer votre premier matières abordées. Ils ont été
validés par nos équipes
projet VHDL. pédagogiques tant sur le plan des
connaissances métiers que sur
celui de la pédagogie, et ce pour
chaque cours qu’ils enseignent. Ils
OBJECTIFS PÉDAGOGIQUES TRAVAUX PRATIQUES ont au minimum cinq à dix années
d’expérience dans leur domaine et
À l’issue de la formation l'apprenant sera en mesure de : Visualiser à travers différents occupent ou ont occupé des postes
exemples les concepts du VHDL et à responsabilité en entreprise.
Appréhender le langage VHDL et ses multiples dérouler un design flow de l'écriture
possibilités de code aux placements routage. MODALITÉS D’ÉVALUATION
Le formateur évalue la progression
Connaître la syntaxe et les constructions pédagogique du participant tout au
long de la formation au moyen de
essentielles utilisées pour le design FPGA QCM, mises en situation, travaux
pratiques…
Produire du code VHDL de qualité conforme aux Le participant complète également
contraintes liées à la synthèse de FPGA un test de positionnement en amont
et en aval pour valider les
Simuler fonctionnellement un design en lui compétences acquises.
appliquant des stimuli via l'écriture d'un test MOYENS PÉDAGOGIQUES
bench simple ET TECHNIQUES
• Les moyens pédagogiques et les
méthodes d’enseignement utilisés
sont principalement : aides
audiovisuelles, documentation et
support de cours, exercices
LE PROGRAMME pratiques d’application et corrigés
des exercices pour les stages
dernière mise à jour : 07/2021 pratiques, études de cas ou
présentation de cas réels pour les
séminaires de formation.
• À l’issue de chaque stage ou
séminaire, ORSYS fournit aux
1) Qu'est-ce que le VHDL ? participants un questionnaire
d’évaluation du cours qui est
- Signification de l'acronyme et caractéristiques du VHDL. ensuite analysé par nos équipes
- Historique du langage et domaines d'applications. pédagogiques.
• Une feuille d’émargement par
- Domaines d'applications et description d'un système. demi-journée de présence est
fournie en fin de formation ainsi
- Avantages/inconvénients du langage. qu’une attestation de fin de
- Les autres langages HDL. formation si le stagiaire a bien
assisté à la totalité de la session.
- Comparaison VHDL/Verilog.
MODALITÉS ET DÉLAIS
D’ACCÈS
2) VHDL dans le flot de conception L’inscription doit être finalisée 24
- Etapes de conception d'un circuit. heures avant le début de la
formation.
- Un langage commun : le VHDL.
ACCESSIBILITÉ AUX
- Simulation fonctionnelle. PERSONNES HANDICAPÉES
- Du langage au circuit : la synthèse. Vous avez un besoin spécifique
d’accessibilité ? Contactez Mme
- Portabilité multifondeur. FOSSE, référente handicap, à
- Du circuit au langage : la rétroannotation. l’adresse suivante psh-
accueil@[Link] pour étudier au
mieux votre demande et sa
faisabilité.
3) Hiérarchie et fonctionnalité
- Deux visions complémentaires.
- Exemple de construction hiérarchique d'un additionneur.
4) Les bases du langage
- Structure d'un fichier VHDL.
- Instructions concurrentes.
- Instructions séquentielles.
- Mémento : exemple de codage combinatoire et séquentiel.
ORSYS - [Link] - info@[Link] - +33 (0)1 49 07 73 73 Page 1 / 2
- Sous-programmes : fonctions et procédures.
- Erreurs fréquentes et structure d'un test bench.
Travaux pratiques : Utilisation de l'élément additionneur 4 bits (décodeur 7 segments,
compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs).
5) Comment décrire le circuit ?
- Unité de conception : entité, architecture.
- Les 3 niveaux de descriptions (comportemental, flot de données, structurel).
- Les opérateurs combinatoires et séquentiels.
- Les conversions de type.
- Décrire des machines d‘états synchrones.
- Décrire des architectures et structurer le circuit.
Travaux pratiques : Codage et simulation : additionneur 4 bits, décodeur 7 segments,
compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs.
6) Comment tester son fonctionnement ?
- Structure du banc de test.
- Tests unitaires et test global.
Travaux pratiques : Codage et simulation d'une application.
7) Test sur carte dévaluation
- Présentation de la carte d'évaluation.
- Placement routage et test sur carte d'évaluation.
Travaux pratiques : Réalisation d'un test sur carte d'évaluation.
8) Complément du langage
- Types de classe (types scalaires et structurés, types composites).
- Les attributs.
LES DATES
Nous contacter
ORSYS - [Link] - info@[Link] - +33 (0)1 49 07 73 73 Page 2 / 2
