Achraf Ourch

Samia Bouchfar
Yasmine
Bouchfar Moaad
Wahbi
 INTRODUCTION

Le bon fonctionnement des systèmes numériques nécessite souvent la présence de

références
temporelles :
- Celles-ci peuvent se présenter sous la forme d'une suite d'impulsions désignée
par le terme "signal d'horloge" pouvant servir à cadencer le fonctionnement d'un
microprocesseur ou simplement à faire clignoter une diode électroluminescente. Le
circuit générant ce signal est
alors selon le cas appelé multivibrateur astable (car sans état stable, en perpétuelle
oscillation) ou oscillateur.
- Ces références peuvent être également une temporisation se déclenchant à un
moment précis pour obtenir une impulsion calibrée d'une durée déterminée ou pour
alimenter un actionneur pendant un certain temps. On parle alors de multivibrateur
monostable (car un seul état stable : l'état repos) ou de temporisateur (timer).
Nous allons passer en revue quelques circuits et montages réalisant ces fonctions .
 But de la manipulation :

o Fonctionnement d’un amplificateur opérationnel en régime

linéaire ou en régime saturé (en tension).
o Comparateur à hystérésis, caractéristique de transfert, bistabilité.
o Multivibrateur astable : génération de signaux triangulaires,
de signaux carrés.
o Contrô le de la fréquence et du rapport cyclique.
o Génération de signaux sinusoïdaux par filtrage.

Etude théorique :

 Schéma du circuit

Dans le multivibrateur astable,

la sortie de chaque étage est reliée
à l'entrée de l'autre par une
liaison capacitive. Ce montage
étant un oscillateur ne nécessite
pas de circuit de commande.
Les deux transistors sont
couplés par deux condensateurs
qui relient le collecteur de l'un à la
base de l'autre. C'est donc un montage à réaction positive.
Les valeurs des résistances sont choisies pour assurer la
saturation complète des transistors. .
En pratique, on prendra
  Fonctionnement

Au temps , on admet que est bloqué et que est saturé. En ,

on suppose que la base de devient légèrement positive : se sature
et son potentiel de collecteur diminue brutalement. Une impulsion de
tension négative est générée sur ce collecteur. Comme le
potentiel passe de à , le potentiel passe de (voisin
de )à car la charge du condensateur n'a pas
le temps de varier pendant la durée de la transition.
Le potentiel de la base de devenant négatif, celui-ci se bloque.
Le potentiel de son collecteur croît vers .
Le condensateur se
charge à travers et
l'espace base émetteur du
transistor (qui est alors
saturé) avec une constante
de temps égale
à .
Le potentiel de la base
de reste légèrement
positif ce qui assure le
maintien de sa
saturation.
Après le blocage de , le potentiel de sa base croît
de à avec une constante de temps car le
condensateur se charge à travers et l'espace collecteur émetteur
de qui est saturé. Quand dépasse la tension de seuil le système
bascule vers son autre état.

Le système oscille en permanence entre

ces deux états instables. La figure 1
représente l'évolution des potentiels des
collecteurs et des bases des deux transistors
en fonction du temps.
La saturation est très rapide mais le
blocage est progressif à cause de la durée de
charge des condensateurs à travers les
résistances de collecteurs.
 Sur chaque collecteur, on obtient un signal de sortie qui est
pratiquement rectangulaire. La période et le rapport cyclique (rapport
entre les durée des états hauts et des états bas) sont des fonctions des
valeurs des résistances des bases et des condensateurs de couplage.

 Calcul approché de la période du multivibrateur

Dans ce calcul, on suppose que la tension de seuil des jonctions

base émetteur et la tension de saturation des transistors sont
nulles. On prend comme origine des temps l'instant auquel se
sature.

L'équation de la charge de est :

Les solutions générales et particulières sont : et

En , . Donc et
Le système bascule dans l'autre état au temps tel que :

On en déduit que :

Donc :
On calcule de même la durée de la saturation de . La
période d'oscillation du multivibrateur astable est donc

voisine de :
Cette valeur est approchée car le basculement se produit en réalité
quand le potentiel de base dépasse la tension de seuil de la jonction
base émetteur.
  Schéma du circuit
La bascule de Schmitt est
caractérisée par un couplage direct
entre le collecteur du premier
transistor et la base du second, et la
contre réaction est obtenue par un
couplage d’émetteur à travers la
résistance RE.

 Fonctionnement

Les résistances et constituent un pont de base pour le transistor .

Les valeurs des résistances , et sont choisies pour que soit
fortement saturé quand est bloqué (le potentiel de collecteur de est
alors voisin de ). Dans l'état initial, qui est l'état stable du système, le
transistor est bloqué et est saturé. La valeur de la résistance est
nettement plus petite que celles de et . Soit le potentiel commun
des deux émetteurs.
Dans cet état, la tension de sortie (collecteur de qui est saturé) est égale
à avec :

Quand la tension d'entrée dépasse

la valeur , le transistor se met
à conduire et le potentiel de son
collecteur diminue tandis que le
potentiel des émetteurs varie jusqu'à
une valeur . Le potentiel de
base du transistor diminue ainsi que
ses courants collecteur et émetteur.
 Le potentiel diminue ce qui contribue à augmenter la conduction de .
Il y a un effet cumulatif qui entraîne le basculement définitif du système. La
diminution de la tension d'entrée en-dessous de la valeur produira
l'effet inverse.

 Hystérésis
Par un choix convenable des
résistances, il est possible d'avoir
des tensions de seuil différentes
pour les valeurs croissantes et
décroissantes de la tension
d'entrée. Le système présente
alors de l'hystérésis. Les
applications des bascules à seuil
(mise en forme de signaux, anti-
rebonds) ont été examinées dans la
partie « Montages simples ».

Le comportement de ce circuit est décrit

par sa caractéristique de transfert VS = f(VE ).

 Schéma du circuit

Le multivibrateur monostable
présente un état stable de repos, il
bascule dans un autre état si on lui
applique une impulsion négative puis
au bout d’un certain temps, revient de
lui même dans son état de repos.
  Fonctionnement
Le monostable possède sensiblement la
même structure que le multivibrateur
astable. Il y a simplement remplacement
d'une liaison capacitive par une liaison
résistive. Dans l'état initial, le
transistor est bloqué est est saturé.

Le potentiel de collecteur de est donc : et les potentiels des

armatures du condensateur valent et . Si on applique une
tension positive sur la base du transistor , il se sature et .
Pendant la durée de la transition entre les deux états, la charge du
condensateurne varie pas. L'armature dont le potentiel valait passe à
un potentiel nul. Le potentiel de l'autre armature et donc passent de à la
valeur ce qui bloque le transistor . Cet état n'est pas un état stable.
Le condensateur se charge à travers et l'espace émetteur
collecteur de qui est alors passant. Le
potentiel de la base de croît avec une
constante de temps voisine de . Lorsque dépasse la tension de seuil
de la diode d'entrée de , celui-ci se sature : la durée de l'impulsion qui
apparaît sur la sortie est donc uniquement fonction des valeurs de et
de .
Un calcul semblable à celui qui a été effectué pour le circuit astable
montre que la durée de l'impulsion de sortie est
sensiblement égale à :

Pour que le système fonctionne ainsi, il est

nécessaire que soit inférieur à la durée de la
demi-période du signal de commande. Quand
cette condition n'est pas réalisée, la tension
de sortie reproduit les variations de la tension
de commande.
 Etude pratique :

a- réaliser le montage :

b- calculer la période des oscillations théoriques τth :

On a : Donc : T = 2ln(2)RbC A.N : T=3.04ms
c- les signaux en Vb1,Vc1 , Vb2, Vc2 : Voir partie théorique
d- mesurer la période de l’astable expérimentale τexp :

T=3.5ms
e- Conclusion : Puisqu’on n’a pas pris en considération VBEsat et VCEsat ,
on a eu cette incertitude de 0,5 ms

a- réaliser le montage l’aide de Proteus :

b- courbe de reponse Vs=f(Ve) :

c- détermination des seuils :

e1=2,5V ; e2 = 1,5V ; sM =15.2 V ; sm=2.2 V

d- courbe de reponse Vs=f(Ve) :

e- détermination des seuils :
e1=2,4V ; e2 = 1,4V ; sM =15.4 V ; sm=2.1 V

a- réaliser le montage de Proteus :

b- Calculer la quasi période τth du monostable en supposant que V
be(sat) # Vce(sat) # 0v

On suppose que :
* A t = 0- : T1 (bloqué) et T2 (saturé)
* A t = 0 : il y aura Basculement.
*A t = 0+ : T1 (saturé) et T2 (bloqué)
On a : VBE2 = A. exp (-t/τ) + B et Vb2 (∞) = Vcc
Vb2 (0+) = A+B = -Vcc
Alors: Vb2(t) = Vcc (1 – exp (-t/R3.C))
Soit T l’instant de retour à l’état de repos :
Vb2(T) = 0 T = R3C. ln2

A N: T = 1,52 ms

c- la période expérimentale du monostable :

Texp=1.3ms
 CONCLUSION

D’après l’étude de ce TP on a présumé le fonctionnement des différents

types des multivibrateurs à base de Transistor bipolaire (astable,
monostable) où on a vue que la différence entre ces deux bascules est ; pour
l’astable , le basculement ce fait d’une façon cyclique ,par contre , le
monostable ,le basculement se fait si et seulement si on introduit une
impulsion négative sur la base. Et comme on a étudié le Trigger de schmitt
caractérisé par la mise en forme des signaux .
 Groupe N°11

Achraf Ourch
Samia Bouchfar
Yasmine
Bouchfar Moaad
Wahbi
 BUT :
Le but de cette manipulation est de connaître les caractéristiques physiques des éléments
logiques CMOS 4011 et TTL 74LS00.

INTRODUCTION :
Une famille logique est un ensemble homogène de composants susceptibles de matérialiser
les opérations logiques de base. La famille la plus ancienne mais aussi la plus simple est la
logique à
diodes. il existe plusieurs familles logiques, on les classe en fonction de la porte de base.
Dans cette manipulation on étudiera les 2 familles logiques les plus importantes.

Logique TTL : ou transistor-Transistor Logic : est une famille de circuits logiques

utilisés en électronique inventée dans les années [Link] famille est réalisée avec la
technologie du transistor bipolaire et tend à disparaître de par sa consommation énergétique
élevée (comparativement aux circuits CMOS) .Cette famille allie une bonne vitesse de
commutation à un faible temps de transfert. L’immunité aux parasites est bonne à condition de
découpler l’alimentation plus prés de chaque circuit par condensateur de filtrage. Les entrées en
l’air ,sans état fixé, sont à l’état logique « 1 » par défaut.

Logique CMOS : Famille de composant électronique à faible consommation électrique

utilisant la technologie de fabrication (Complementary metal-oxide-semiconductor). A
l’instar de la famille TTL ces composants sont en majeure partie des portes logiques
(NAND, OR…). L’adjectif « complementary » provient du fait qu’un étage de sortie des ces
circuits est composé d’un ensemble de transistors à effet de champ N et P (MOSFET) placés
de manière symétrique réalisant chacun la même fonction. Du fait de leur caractéristique de
fonctionnement inversée, un transistor est passant alors que l’autre est bloquant .

DÉFINITIONS :
Entrance-Sortance :
-L’entrance (Fan-in) d’une porte logique correspond au nombre maximale d’entrées qui
peuvent attaquer cette porte.
_La sortance (Fan-out) d’une porte correspond au nombre maximal d’entrées unitaires
qu’elle peut alimenter simultanément sans que les niveaux de sortie sortent de leurs
spécifications.
 Relevé des caractéristiques des portes TTL(74LS00) et CMOS(4011) :
Les portes seront alimentées sous leur tension nominale de +5 V.

1) Caractéristique d’entrée:
Compléter les tableaux suivants et tracer les caractéristiques Ie = f(ve ) et Vs= f(Ve) .
(courant Ie positif quand il rentre dans la porte) dans les 3 cas suivant :
-L’autre entrée est au +5v
-L’autre entrée est au 0v
- les deux entrées sont réunies.
a) A est niveau haut :
*TTL

Ie 163 311 211 0 0 0 0

Ve(V) 0,5 1 1,5 2 3 4 4,5
Vs(V) 4,1 0,57 0,48 0,144 0,144 0,144 0,144

Ie=f(Ve)
Ie=f(Ve)
400
350
300 Vs=f(Ve) Vs=f(Ve)
250 5
200
150 4
100
3
50
0 2
0,5 1 1,5 2 2,5 3 3,5 4
1

0
Ve 0,5 1 1,5 2 3 4
 *CMOS
Ie 163 311 211 0 0 0 0
Ve(V) 0,5 1 1,5 2 3 4 4,5
Vs(V) 4,1 0,57 0,48 0,144 0,144 0,144 0,144

Ie=f(Ve)
Ie=f(Ve)
400
350
300
Vs=f(Ve)
250 Vs=f(Ve)
200 1,15
150
100 1,1
50 1,05
0
0,5 1 1,5 2 2,5 3 3,5 4 1

0,95

0,9
0,5 1 1,5 2 2,5 3 3,5 4
b) A est niveau bas
*TTL

Ie 0,2 0,4 0,3 0,2 0 0

Ve(V) 0,5 1 1,5 2 3 3,5
Vs(V) 4 0,64 0,54 0,48 0,14 0,14

Ie=f(Ve)

0,5

0,4

0,3
ie…
0,2 Vs=f(Ve)
vs=f(ve)
0,1
4,5
0 4
0,5 1 1,5 2 3 3,5 3,5
3
2,5
2
1,5
1
0,5
0
0,5 1 1,5 2 3 3,5
 *CMOS

Ie 2,3 3 11,13 24,2 36,9

Ve(V) 0,5 1 1,5 2 2,7
Vs(V) 0,4 7,1 18,9 39 57,8

Ie=f(Ve)
ie=f(ve)
40
35
30
25
Vs=f(Ve) vs=f(ve)
20
15 70
10
60
5
0
50
0,5 1 1,5 2 40
2,7
30
20
10
0
0,5 1 1,5 2 2,7

c) A et B sont réunies

*TTL
A=B=0V  Ve=0,03 ET Ie=-0,26mA
A=B=5V  Ve=4,98 ET
Ie=0,5microA

*CMOS
A=B=0V  Ve=5 ET Ie=-0,2microA
A=B=5V  Ve=0 ET
Ie=0,45microA
 2) Caractéristique de transfert :

Pour une entrée au niveau 1, compléter les tableaux suivants et tracer

Vs =f(R), R variant de zéro à l’infini.

*TTL :

R 0 1 10 100 1000 10000 100000

Vs(V) 4,42 4,42 4,42 4,41 4,31 0,95 0,15

Vs=f(R)
vs=f(R)

5
4,5
4
3,5
3
2,5
2
1,5
1
0,5
0
0 1 10 100 1000 10000 100000

*CMOS :
R 0 1 10 100 1000 10000 100000
Vs(V) 1,14 1,145 1,141 1,152 1,153 1,153 1,159
 Vs=f(R)

1,165

1,16

1,155

1,15
1,145 Vs=f(R)

1,14

1,135

1,13
0 1 10 100 1000 10000 100000

3) Caractéristique de sortie :

A) courant de la sortie au niveau haut :

Voh, Ioh. Pour s=1 (A=B=0), compléter les tableaux suivants et tracer Vs = f(Is), Is
variant de 0 à 20 mA.
*TTL :
Vs(V) 0,3 0,3 0,29 2,49 2,74 2,87 2,8 2,9 2,9 3 3 3
Is 160,3 159 157,2 31 14 6,1 10,5 4,6 2,9 2 1,1 0,8
Vs=f(Is)

3,5

2,5

2
1,5 Vs=f(Is)

0,5

0
160 159 157 31 14 6,1 10,5 4,6 2,9 2 1,1 0,8
 Vs=f(Is)

*CMOS : 250

200

Vs(V) 191 185 156 150

Vs=f(Is)

Is 4,6 4,6 4,6 100

50

0
4,6 4,6 4,6

B)- courant de la sortie au niveau bas:

Pour s=0 (A=B=1), compléter les tableaux suivants et tracer Vs =f(Is) .

*TTL :

Vs(V) 4,6 4,59 4,61 4,62 4,57 4,45 4,44

Is 177,5 178,5 181,1 181,8 178,4 167 166,8
4,33 1,69 1,25 1,02 0,94 0,41 0,29 0,19 0,16
158,9 25,8 24,4 24,2 24,1 12,3 5,9 1,4 0,5
Vs=f(Is)

5
4,5
4
3,5
3
2,5 Vs=f(Is)
2
1,5
1
0,5
0
178 181 178 167 25,8 24,2 12,3 1,4
*CMOS :

Vs(V) 116,5 118,6 122,4 125,4 127,3 128,4 129,8 132,4 133,1 134
Is 117,3 114,5 84 66,3 51,2 46,9 40 16,8 12,7 11,9
Vs=f(Is)

140

135

130

125
Vs=f(Is)
120

115

110

105
117,3 114,5 84 66,3 51,2 46,9 40 16,8 12,7 11,9

4) Puissance consommée (7400LS et 4011)

Pour les manipulations suivantes, il faut que les 4 portes soient branchées de la même
façon. Le courant consommée par une porte est le courant mesuré divisé par 4 puisque le
circuit contient 4 portes et possède une alimentation commune pour les 4.
I sil : courant consommée par la porte entrée au niveau bas.
I sih : courant consommée par la porte entrée au niveau haut.
Mesurer I sil et I sih, en déduire la puissance consommée.

ETAT HAUT ETAT BAS PUISSANCE MOYENNE

TTL 2.8mA 2.3mA 3,1875*10-3 W

CMOS 2.86.3mA 2.36mA 3,2625*10-3 W

Encadré par : Realisé par :

MR LARBI ABDELAOUI ACHRAF

OURCH YASMINE
BOUCHFAR MOAAD
WAHBI SAMIA
BOUCHFAR
Introduction :
La technologie CMOS est devenue depuis les années 80 la technologie dominante
pour les circuits intégrés. Elle utilise deux types de transistors : les transistors
nMOS et les transistors pMOS. L’utilisation des portes logiques NAND de type
CMOS a des avantages comme la technologie CMOS, qui consomme une faible
energie, et ne nécessite pas une grande alimentation.

La protection des portes logiques est assurée par le circuit suivant :

L’alimentation de 5v est prise sur le similateur (bornes noires masse, borne
rouge 5v). Puis on ajoute un condensateur de 0,1μf a comme rôle de la
découpage.

2- Caractéristique de transfert :
- Montage :
- Le signal Ve et le signal Vs :

- La caractérstique de transfert :
 - Le gain :
Dans la bonde de passage
:
G =20 log [vs/ve]
Pour une tension Vs=5v, on aura Ve=2,6v, donc G=5,7 dB comme une
valeur positive
La tension seuil Vt pour la valeur de la tension Ve = Vs
VT = 2,5v
- Montage 2 :
 - Le signale Ve et VS :

- Le gain :
Dans la bonde du passage :
G =20 log [vs/ve] et vs = f(ve)
La tension de sortie Vs de 5v on aura une tension d’entrée Ve égale à 1,6v
Donc G=9,9 dB comme une valeur positive.
La tension seuil VT pour la valeur de la tension Ve =Vs est Vt = 2,4v

Astable :
Un signal astable est un signal qui oscille en permanence entre 2 états logiques 0 et
1 sans aucune intervention extérieure (on peut parler
de signal carré ou rectangulaire, par analogie à sa représentation sur un
oscilloscope).
 - Le montage :

- Le calcul théorique :
On suppose a t= 0 C est totalement déchargé donc S2=E1=0V et E2= 5V
*Pour t є] 0, t1 [ le condensateur C commence a ce charge a travers R jusqu'à
E1= VDD/2

Alors E1 (t)=A exp (-t/RC) + B

E(0)=A+B =0v
E(∞)=B=VDD E1(t)=VDD(1- exp(-t/ RC))
D’où

**Pour t є] t1, t2 [le condensateur C commence a se décharge a travers R jusqu'à

E2= 0V et S2=5V

Alors E1(t)=A exp(-t/ RC) + B

E(t1+)= 3VDD/2=A+B
E(∞)=B=0V
E1(t)=3VDD/2(1- exp(-t/ RC))
D’où
***Pour t є ]t2,t3[ le condensateur C commence a ce charge a travers R jusqu'à
E2= 5V et S2=0V

Alors E1(t)=A exp(-t/ RC) + B

E(t2+)= -VDD/2=A+B
E(∞)=B=VDD E1(t)=-3VDD/2(1- exp(-t/ RC))
D’où

Relevés pratiques:

de E2=f(t) :
 de E1(f) et Vs(f) :

trigger de Schmitt :
- Montage :
Le montage suivant est attaqué par un générateur de signaux triangulaires de
fréquence 100Hz, compris entre 0 et 5 v.
1- Caracteristique de transfert:

2- le signal Vs et Ve :
 - Calcule théorique :
- 1er cas :
 VA< VT VE<VT(1 +R1/R2)
 VE<VT(1 +R1/R2) VA<VT VS=0V
 VE>VT(1 +R1/R2) VA>VT VS=VDD
- 2eme cas :
VA>VT alors VS=VDD

VDD(R1/R1+R2) + VE (R2/R1+R2) > VT

VE(R2/R1+R2)>VT(1-2R1/R1+R2) DONC VE>VT(1-R1/R2)

Pour R2> R1 on a :
VE>VT(1 +R1/R2) alors VA>VT VS=VDD

VE<VT(1 +R1/R2) alors VA<VT VS=0V

Les seuils de basculement sont :

Vb=VT(1-R1/R2)

Vh=VT(1+R1/R2)

Monostable :
C'est un circuit ou montage qui possède 2 états (un état stable et un état instable),
celui-ci étant à l'état stable une impulsion de commande ou de déclenchement le
fait passer à l'état instable. La durée T de cet état instable est indépendante de la
forme et de l'intensité de l'impulsion de commande
mais dépend plutôt d'un réseau RC. Le monostable réalise une fonction de
temporisation utilisée chaque fois que l'on souhaite déclencher un dispositif avec
retardement. Suivant les montages ou les besoins de temporisation, la
temporisation peut aller de quelques micros secondes à quelques heures.

- Montage :

- Le signal Ve :

-
- Le signal Va :

- Le signal Vb :

- Le signal Vd :
 - Le signal Vs :

b-l’amplitude de l’impulsion A=0.5 ms =τ=RC donc C= τ /R=5nf

c-fonctionnement, période de monostable
a t=0s le condensateur est totalement décharge VD =0v,VB=0 et Vs=VDD
a t=t0 il y a basculement Vs =0v, VB=VDD alors C commence a se charge a
travers R.
Evolution de VD :
VD=A exp(-t/RC) + B
VD(t0+) – VB(t0+)= VD(t0-) – VB(t0-)
VD(t0+)=VDD=A+B
VD(∞)=B=0V
VD=VDDexp(-t/RC)
pendant le décharge

Evolution de VD :
a t=t1 il y a basculement VD =VDD/2, Vs=VDD et VB=0V
VD=Aexp(-t/RC) + B
VD(t0+) – VB(t0+)= VD(t0-) – VB(t0-)
VD(t0+)=VDD/2-VDD=A+B= -VDD/2
VD(∞)=B=0V VD=-VDDexp(-t/RC)
Pendant la charge
 Calcule de la durée casi_stable ou la durée de l’état instable :
VD(T)=VDD/2exp(-T/RC)
D’où
T=RC Ln (2)

Conclusion
:
Après l’étude de ce tp, on a visualisé le fonctionnement des circuits Astables,
Trigger et Monostable à l’aide des portes logiques et la technologie CMOS, où on
a vu les différentes états de chaque circuits après les donner un impulsion d’entrée
.Pour l’Astable, le but est osciller en permanence entre 2 états logiques 0 et 1 sans
aucune intervention extérieure, par contre le Trigger est avoir deux seuils
différents à l'instar du trigger inverseur, ce qui va conduire à un cycle d'hystérésis.
Pourtant, le Monostable sa fonction est de réaliser temporisation utilisée chaque
fois que l'on souhaite déclencher un dispositif avec retardement.