c

c
c
c

c
Circuit intégré
c
c
c

cc
c

cc
c

 
cc
c

cc
c
c
c
c
c
c
c
c
c
c
 c  ccc
O 
 
cc

˜ circuit intégré (CI), aussi app
é puc é
ctroniqu , st un composant

é
ctroniqu r produisant un fonction é
ctroniqu p
us ou moins comp
 , intégrant
souv nt p
usi urs typ s d composants é
ctroniqu s d bas dans un vo
um réduit, r ndant

circuit faci
à m ttr n œuvr  I
ist un très grand variété d c s composants divisés
n d u grand s catégori s : ana
ogiqu t numériqu 

c
Figure 1 : Une puce sur une carte Vitale.

Gn circuit intégré conçu d nos jours dans un t chno
ogi CMOS submicroniqu uti
is
p
usi urs dizain s d mi

ions d transistors d très faib
s dim nsions sur un surfac d
qu
qu s cm2 D p
us, i
fonctionn à un fréqu nc é
vé (p
us d 1,5 GHz pour
s
proc ss urs actu
s) t dissip un puissanc important  ˜ s p rformanc s t chniqu s
r ch rché s pour
s té
éphon s mobi
s sont un bonn i

ustration d s obj ctifs à att indr
dans d s marchés où
a compétition st très fort : faib
poids, faib
vo
um , grand
autonomi , bonn couv rtur géographiqu , faib
coût C s p rformanc s sont att int s n
intégrant
 ns mb
d s fonctions sur un ou d u circuits intégrés spécifiqu s
˜ nombr d transistors par circuit intégré doub
tous
s un an t d mi C tt évo
ution
dét rminist a été prédit par
a
oi d "Moor " (du nom d G Moor , co- fondat ur d
a
société Int
) t s' st vérifié sur
s tr nt d rnièr s anné s C prodigi u ssor a été r ndu
possib
par
s progrès conc rnant aussi bi n
'archit ctur d s transistors t
urs
t chno
ogi s d fabrication qu
'archit ctur d s circuits t
s méthod s d conc ption
assisté par ordinat ur (CAO) ˜a croissanc pon nti

du nombr d transistors sur un
s u
puc (un puc st
morc au d si
icium sur
qu
st réa
isé
circuit intégré),
conséqu nc d
'évo
ution d s t chno
ogi s d fabrication, p rm t d'y intégr r d s fonctions
d p
us n p
us comp
 s, av c d p
us n p
us d fonctionna
ités, jusqu'à
'intégration d
systèm s comp
ts
 Oc 
cc

]ack Ki
by (1923 ± 2005) st
'inv nt ur du circuit intégré En 1958, c t Américain, a
ors
mp
oyé par T as Instrum nts, créait
tout pr mi r circuit intégré, j tant ainsi
s bas s
dumatéri
informatiqu mod rn  Pour
a p tit histoir , ]ack Ki
by, qui v nait d r joindr

a compagni , a fait c tt découv rt a
ors qu
a p
upart d s s co

ègu s profitai nt d
vacanc s organisé s par T as Instrum nts À
'époqu , Ki
by avait tout simp
m nt r
ié
ntr u différ nts transistors n
s câb
ant à
a main I
n faudra par
a suit qu qu
qu s
mois pour pass r du stad d prototyp à
a production d mass d puc s n si
icium
cont nant p
usi urs transistors C s ns mb
s d transistors int rconn ctés n circuits
microscopiqu s dans un mêm b
oc, p rm ttai nt
a réa
isation d mémoir s, ainsi qu
dunités
ogiqu s t arithmétiqu s C conc pt révo
utionnair conc ntrait dans un vo
um
incroyab
m nt réduit, un maimum d fonctions
ogiqu s, auqu

s
' téri ur accédait à
trav rs d s conn ions réparti s à
a périphéri du circuit1 C tt découv rt a va
u à Ki
by
unpri Nob
d physiqu n 2000, a
ors qu c d rni r siég ait toujours au dir ctoir
d T as Instrum nts t dét nait p
us d 60 br v ts à son nom

1)c ircuit intégré analogique

˜ s composants
s p
us simp
s p uv nt êtr d simp
s transistors ncapsu
és
s uns à côté

d s autr s sans
iaison ntr u, jusqu'à d s ass mb
ag s réunissant tout s
s fonctions
r quis s pour
fonctionn m nt d'un appar i
dont i
st
s u
composant

˜ s amp
ificat urs opérationn
s sont d s r prés ntants d moy nn comp
ité d c tt

grand fami

où
'on r trouv aussi d s composants rés rvés à
'é
ctroniqu
haut fréqu nc t d té
écommunication

Gn  mp
d circuit ana
ogiqu :
'amp
i op ˜M741 t un ribamb

d cousins

i)c ircuit intégré numérique

˜ s circuits intégrés numériqu s
s p
us simp
s sont d s port s
ogiqu s ( t, ou, non),
s
p
us comp
 s sont
s microproc ss urs t
s p
us d ns s sont
s mémoir s On trouv d
nombr u circuits intégrés dédiés à d s app
ications spécifiqu s (ASIC pour App
ication
Sp cific Int grat d Circuit), notamm nt pour
trait m nt du signa
(trait m nt d'imag ,
compr ssion vidéo) on par
a
ors d DSP (pour Digita
Signa
Proc ssor) Gn fami


important d circuits intégrés st c

d s composants d
ogiqu programmab

(FPGA,CP˜D) C s composants sont am nés à r mp
ac r
s port s
ogiqu s simp
s n
raison d
ur grand d nsité d'intégration

OOc 

 
c
1)c Le boîtier

Figure i : ircuits intégrés boîtier DIP.

Figure 3 : Un microcontrôleur boîtier DIP.

˜ s circuits intégrés s prés nt nt généra
m nt sous
a form d boîti rs p
ins

r ctangu
air s, noirs, équipés sur un ou p
usi urs côtés voir sur un fac , d patt s (app
é s
aussi broch s ou pins) p rm ttant d'étab
ir
s conn ions é
ctriqu s av c
' téri ur du
boîti r C s composants sont brasés, (soudé, t rm impropr ) sur un circuit imprimé, ou
nfichés, à d s fins d démontag , dans d s supports u-mêm s brasés sur un circuit
imprimé

Sur
boîti r sont p ints :

ogo du fabricant, un référ nc qui p rm t d'id ntifi r

composant, un cod corr spondant à d s variant s ou révisions t
a dat d fabrication (4
chiffr s codés AASS : anné t s main ) ˜ s progrès d
'intégration sont t
s qu
s circuits
intégrés p uv nt d v nir très p tits ˜ ur tai

n dép nd p
us guèr qu d
a capacité du
boîti r à dissip r
a cha
ur produit par ff t ]ou
t, bi n souv nt du nombr , d
a tai

d s
broch s d sorti du circuit ainsi qu d
ur spac m nt

Différ nts typ s d boîti rs p rm tt nt d'adapt r
circuit intégré à son nvironn m nt d

d stination

oc ˜ format
p
us anci n a pour nom Dua
In
in Packag (DIP ou DI˜) qui s traduit
sommair m nt par « boîti r av c d u
ign s »
oc ˜a miniaturisation aidant,
s circuits dits d surfac ont fait
ur apparition :
format SO

Bi n d'autr s typ s ist nt :

i)c Le Die

Figure 4 : Un die de circuit intégré VLSI

˜ di st
a parti é
ém ntair , d form r ctangu
air , r produit à
id ntiqu à
aid dun
matric sur un tranch d si
icium n cours d fabrication I
corr spond au circuit intégré qui
s ra nsuit découpé t qu
on app

ra un puc avant qu

n soit ncapsu
é pour
donn r un circuit intégré, prêt à êtr monté sur un cart 

˜ Di d'un circuit intégré compr nd sous d s form s miniaturisé s principa
m nt

d s transistors, d s diod s, d s résistanc s, d scond nsat urs, p
us rar m nt d s inductanc s,
car

s sont p
us diffici
m nt miniaturisab
s

3)c chelle d'intégration

˜'éch

d'intégration définit
nombr d port s par boîti r :

oc SSI (sma

sca
int gration) p tit : inféri ur à 12

oc MSI (m dium) moy nn : 12 à 99
oc ˜SI (
arg ) grand : 100 à 9 999
oc ^˜SI (v ry
arg ) très grand : 10 000 à 99 999
oc G˜SI (u
tra
arg ) u
tra grand : 100 000 t p
us

C s distinctions ont p u à p u p rdu d
ur uti
ité av c
a croissanc pon nti

du nombr

d port s Aujourd'hui p
usi urs c ntain s d mi

ions d transistors (p
usi urs dizain s d
mi

ions d port s) r prés nt nt un chiffr norma
(pour un microproc ss ur ou un circuit
intégré graphiqu haut d gamm ) Afin d parv nir à d t
s niv au d'intégrations, un f
ot d
conc ption comp
 st uti
isé

4)c La technique de fabrication la plus courante

Figure 5 : Des microprocesseurs sur la tranche de silicium (wafer) qui sert à leur fabrication.

˜a fabrication d'un circuit intégré st un procédé comp
 dont
a t ndanc st à s

comp
iqu r d p
us n p
us

oc ˜ motif d bas st
transistor, t c sont nsuit
s int rconn ions méta

iqu s ntr

s transistors qui réa
is nt
a fonction particu
ièr du circuit
oc ˜'a
uminium st souv nt mp
oyé dans c but, mais un t chno
ogi p
us p rformant
p rm t
' mp
oi du cuivr 
oc On uti
is parfois du si
icium po
ycrista

in, éga
m nt conduct ur, notamm nt pour
a
gri

du transistor
c º cc

˜a matièr pr mièr d bas habitu

m nt uti
isé pour fabriqu r
s circuits intégrés st

si
icium

Néanmoins, d'autr s matériau sont parfois mp
oyés, comm
g rmanium ou
'arséniur d

ga

ium

˜ si
icium st un s mi-conduct ur dans sa form monocrista

in  C matériau doit êtr pur à

99,99 %
On fabriqu d'abord un barr au cy
indriqu d si
icium n
crista

isant très
nt m nt C
barr au st nsuit découpé pour êtr uti
isé sous form d ga
tt s d 100
à 800 µmd'épaiss ur t ayant jusqu'à 300 mm d diamètr , app
é waf r (ga
tt , n ang
ais)
Gn waf r va support r d nombr u circuits intégrés

ðc ˜c

 
!c

˜a photo
ithographi , désign
' ns mb
d s opérations p rm ttant d dé
imit r
' t nsion

atéra
d s matériau sur
a surfac d'un substrat s mi-conduct ur, dont
a structur st p
us
ou moins bidim nsionn

car basé sur
' mpi
m nt d couch s à
a surfac d'un p
aqu tt
d si
icium ˜ s motifs d vi ndront par
a suit
s différ nt s zon s activ s d s composants
é
ctroniqu s (  mp
: contact, drain) ou
s jonctions ntr c s composants C procédé
st actu

m nt
p
us répandu

Étap s d fabrication

Figure 6 : Le circuit intégré d'une puce Intel 874i

˜ nombr d'étap s d
a fabrication d s circuits intégrés a crû considérab
m nt d puis 20

ans I
p ut att indr p
usi urs dizain s pour c rtain s productions spécia
isé s Tout fois, on
r trouv à p u près toujours
a mêm séri d'étap s :

oc Préparation d
a couch : on pos
waf r à du dioygèn pur après chauffag pour

fabriqu r un couch d'oyd (iso
ant) n surfac , nsuit
waf r st r couv rt d'un
v rnis photos nsib

oc Transf rt : on transfèr
d ssin du circuit à r produir sur
a surfac photos nsib
à

'aid d'un masqu , comm pour
a p intur au pochoir, n
' posant au u
travio
ts, (ou
au rayons X, pour
s gravur s
s p
us fin s) ˜ v rnis non soumis au rayonn m nts
st dissout grâc à un so
vant spécifiqu 
oc Gravur :
'oyd d si
icium st donc protégé par
v rnis au ndroits posés au
u
travio
ts Gn ag nt corrosif va cr us r
a couch d'oyd au ndroits non protégés
oc Dopag : on dissout nsuit
v rnis posé av c un autr so
vant, t d s ions méta

iqu s,
app
és dopants, sont introduits dans
si
icium posé
à où
'oyd a été cr usé, afin d

r ndr conduct ur
oc Couch suivant :
'opération st r nouv
é pour cré r
s couch s succ ssiv s du circuit
intégré ou du microproc ss ur (jusqu'à 20)
oc On dét rmin
a qua
ité d
a gravur s
on
p
us p tit motif qu'i
st possib
d grav r,
n
'occurr nc
a
arg ur d
a gri

du transistor MOS
oc En 2004,
s gravur s
s p
us fin s n production sont d 0,13 µm (ou 130 nm)
t 90 nm
oc En 2006,
s gravur s
s p
us fin s n production sont d 60 nm t 30 nm
c c"  c

oc On dépos un p

icu
méta

iqu au ndroits où
circuit d vra êtr n contact av c
s

broch s d sorti 
oc ˜ s circuits intégrés sont t stés dir ct m nt sur
waf r ˜ s puc s déf ctu us s sont
marqué s (inking) I
s'agit d
EWS
oc ˜ waf r st fina
m nt découpé au moy n d'un sci circu
air au diamant d'un
épaiss ur d 002mm ou via un procédé d découp
as r pour obt nir d s di 
oc ˜ s puc s ainsi obt nu s sont inséré s dans un boîti r individu
d prot ction t r
ié s
au broch s qui vont
ur p rm ttr d communiqu r av c
' téri ur
oc D s t sts d va
idation sévèr s t individu
s sont a
ors ntr pris pour qua
ifi r
s
microproc ss urs, n fréqu nc t n t mpératur 

5)c §echnologies spécialisées

C rtain s t chniqu s sont aussi uti
isé s pour d s circuits intégrés d typ un p u spécia
isé

c
 cc
 c

˜ principa
défaut du CMOS résid dans sa capacitanc  C st-à-dir
a capacité int rn t

parasit qui ra
ntit
a vit ss d commutation dun transistor À
a périphéri immédiat d
a
sourc t du drain, on obs rv un fort accumu
ation d charg s é
ctriqu s C s charg s
résu
t nt d
a différ nc d pot nti
ntr
substrat si
icium t c s parti s dépi-couch
(c st-à-dir d
a couch d surfac , proch d s zon s sourc s t drains) ionisé s À partir d s
anné s 1990, on s st intér ssé à un so
ution app
é SOI ou (Si
icon On Insu
ator, c st-à-
dir si
icium sur couch iso
ant ) p rm ttant d réduir c s ff ts nuisib
s2

˜a t chno
ogi (si
icon on insu
ator - SOI) consist à introduir un couch iso
ant

é
ctriqu m nt sous
s transistors n profond ur du si
icium C
a réduit
s p rt s
d'é
ctrons dans
circuit, sourc s d consommation statiqu d'én rgi  ˜ si
icium « à côté »
d s transistors n' st p
us fié à un pot nti
donné, c qui introduit d s p rformanc s
intér ssant s (augm ntation d vit ss pour
s port s CMOS comp
 s)

ðc
 ccc

Dans c rtains cas,
substrat n si
icium monocrista

in st pur m nt t simp
m nt

abandonné ˜'avantag intrinsèqu d'uti
is r du si
icium (
'arrang m nt d s atom s d si
icium
sur
substrat st natur

m nt p
us régu
i r) p ut a
ors êtr comp nsé pour d s app
ications
spécia
isé s C' st ainsi qu
si
icium sur saphir (substrat n saphir crista

in) st uti
isé dans

s app
ications où
circuit intégré s ra p
oité dans un nvironn m nt spatia
ou soumis à
d'int ns s radiations qui r ndrai nt
s substrats d si
icium inuti
isab
s

c  cc! c

On réa
is éga
m nt d s s mi-conduct urs à bas d'arséniur d ga

ium Mêm si c

matériau a u
'antériorité sur
si
icium, i
avait quasim nt disparu d
'industri  Aujourd'hui

s avantag s intrinsèqu s d c matériau n t rm s d vit ss d commutation, ainsi qu s s
p rformanc s supéri ur s à c

s du si
icium dans
domain d
'opto-é
ctroniqu ,
ui
r donn nt un nouv

j un ss dans
domain d s haut s fréqu nc s t
'on voit
réapparaîtr un fabrication industri

sur
a bas d c tt t chno
ogi 

c ÿ
 c" c

˜'industri d s circuits intégrés st un d c

s qui évo
u nt
p
us rapid m nt d
'histoir

d s t chno
ogi s E

p
or continu

m nt d nouv

s t chno
ogi s Parmi c

s qui
s mb
nt avoir un av nir prom tt ur i
faut compt r :
s substrats n diamant3, dont on att nd
b aucoup n t rm s d r froidiss m nt
 OOOc #$ cc c !cc

A
'intéri ur d c boîti r noir, i
y a un puc d si
icium d tai

réduit  E

conti nt

' ns mb
du circuit é
ctroniqu compris dans
circuit intégré, av c tous s s composants
˜'imag ci-d ssous r prés nt un coup du circuit intégré schématisé t simp
ifié 
R marqu z qu
s contacts du circuits conv rg nt v rs
a puc d si
icium Comm déjà dit,
c

-ci conti nt
s composants qui sont néc ssair s au fonctionn m nt du circuit intégré

Figure 7 : oupe schématisée circuit intégré

˜ t rm "port
ogiqu " désign un opération d'arithmétiqu binair
orsqu'un niv au 1 ou 0

st app
iqué sur un contact d' ntré dét rminé du circuit intégré ˜ résu
tat d c tt opération
st a
ors prés nt sur un contact d sorti (état 0 ou 1) Pour
s circuits TT˜, nous considérons
qu si un ntré prés nt un t nsion a

ant d 2 à 5^,
' ntré st au niv au HAGT (état 1)
Si au contrair
a t nsion va d 0 à 0,8^,
' ntré st au niv au BAS (état 0) ˜ s t nsions
compris s ntr 0,8 t 2^ sont indét rminé s t n doiv nt pas êtr uti
isé s ˜a sorti st au
niv au HAGT si sa t nsion st d 2,4 à 5^ E

st au niv au BAS si
a t nsion st d 0 à
0,4^ Eaminons à prés nt
s opérations binair s t
urs symbo
isations

1)c Inverseur (porte NON)

˜'inv rs ur st un port uti
isé pour chang r un état En d'autr s t rm s,
orsqu
niv au 1

st app
iqué à sont ntré ,
a sorti s ra au niv au 0 Inv rs m nt, si un niv au BAS st
app
iqué à son ntré ,
résu
tat s ra un niv au HAGT à
a sorti  I
y a p
usi urs façons d
symbo
is r d s port s
ogiqu s D u norm s sont uti
isé s:
'un uropé nn ,
'autr nord
américain  Ici, nous uti
is rons ss nti

m nt
s norm s uropé nn s Sach z c p ndant
qu'i
convi nt d connaîtr
s d u norm s, car

s sont tout s d u très uti
isé s ˜a
symbo
isation uropé nn st i

ustré à gauch , t
a symbo
isation nord américain st
i

ustré à droit 

Figure 8 : Symboles logiques de l'inverseur

Ci-d ssous,
a tab
d vérité st r prés nté  I
s'agit d'un tab
au r prés ntant tous
s états
possib
s d
a port
ogiqu dont i
st qu stion ˜' trémité gauch d
a port
ogiqu st
app
é " ntré ", car on y app
iqu
a t nsion qui doit êtr traité  ˜' trémité droit st
app
é "sorti ", car

conti nt
a t nsion traité (1 ou 0) Dans
cas d
'inv rs ur,
' ntré
st simp
m nt inv rsé 

# 

 
1 0
0 1

§able de vérité de l'inverseur

C tt tab
d vérité p ut êtr primé d façon mathématiqu  ˜' pr ssion
ogiqu d

'inv rs ur st
'éga
ité décrit ci-d ssous

˜a barr au-d ssus du A signifi qu
a va
ur A st inv rsé  On app

c tt va
ur "A
inv rs " C tt éga
ité signifi donc qu
a sorti X st éga
à
' ntré A inv rsé 
 i)c Porte logique E§

Gn port ET (AND n ang
ais) prés nt p
usi urs ntré s Pour qu
a sorti soit au niv au
HAGT (1), tout s
s ntré s doiv nt êtr au niv au HAGT Si c tt condition n' st pas
r mp
i ,
a sorti d
a port ET st au niv au BAS (0) ˜a symbo
isation d
a port ET st
i

ustré ci-d ssous

Figure 9 : Symboles de la porte E§

˜a port ET p ut prés nt r un nombr important d' ntré s C
a n chang ri n à
a condition,

un niv au HAGT sur tout s
s ntré s st néc ssair pour obt nir un niv au HAGT à
a
sorti  Dans
cas contrair , comm déjà dit,
a sorti s ra au niv au BAS ˜a tab
d vérité
d
a port ET st décrit ci-d ssous

# c # c%

 c&
0 0 0
0 1 0
1 0 0
1 1 1

˜' pr ssion
ogiqu corr spondant à
a port ET st i

ustré ci-d ssous

C tt équation
ogiqu signifi qu
a sorti X corr spond au résu
tat d
'opération ET av c

s d u sorti s A t B
Si
' ntré d
a port ET n' st pas stab
mais st suj tt à d s impu
sions, un niv au HAGT
s ra obt nu
orsqu d s niv au HAGT s ront app
iqués n mêm t mps au ntré s d
a
port ET, comm
montr
'  mp
suivant C t  mp
st divisé n 5 périod s d t mps
distinct s

`pplication la porte E§

R marqu z qu X st au niv au HAGT uniqu m nt
orsqu A t B sont au niv au HAGT

˜' pr ssion boo
é nn d
a port ET st i

ustré ci-d ssous

Expressions booléennes

˜ point désign
a fonction ET ˜orsqu nous travai

ons av c d s
ttr s (par  mp
A t
B), i
st possib
d supprim r
point Par  mp
,
a fonction ET d A par B p ut s'écrir
AB

3)c Porte logique NON-E§

˜a port NON-ET (NAND n ang
ais) prés nt
s mêm s caractéristiqu s qu
a port ET,

mais son résu
tat à
a sorti st inv rsé ˜ symbo
d
a port NON-ET st i

ustré ci-
d ssous
 figure 10 : Symboles de la porte NON-E§

R marqu z
s c rc
s p
acés à
a sorti d c s port s I
s'agit d'un inv rs ur, s mb
ab
à

'inv rs ur m ntionné p
us haut Sur
symbo
uropé n,
'inv rs ur p ut s prés nt r sous
a
form d'un triang
, comm
montr
'i

ustration ci-d ssous

Figure 11 : Symbole de la porte NON-E§ avec un inverseur triangulaire

˜'état à
a sorti d
a port NON-ET s ra donc
résu
tat inv rsé d
a port ET ˜a tab
d
vérité ci-d ssous i

ustr
fonctionn m nt d
a port NON-ET

# c # c%

 c&
0 0 1
0 1 1
1 0 1
1 1 0

§able de vérité de la porte NON-E§

˜' pr ssion
ogiqu corr spondant à
a port NON-ET st i

ustré ci-d ssous

C tt éga
ité signifi qu
a sorti X st éga
à
'inv rsion d
'opération ET ff ctué av c
s

d u ntré s A t B Autr m nt dit,
a sorti st au niv au BAS uniqu m nt
orsqu'i
y a d u
niv au HAGT à
' ntré 
 4)c Porte logique OU

˜a port
ogiqu OG (OR n ang
ais) st au niv au HAGT
orsqu'au moins un ntré st au

niv au HAGT Si
s d u ntré s sont au niv au BAS,
a sorti st au niv au BAS Son
symbo
st i

ustré ci-d ssous

Figure 1i : Symboles de la porte OU

˜a tab
d vérité d c tt port st i

ustré ci-d ssous

# c # c%

 c&
0 0 0
0 1 1
1 0 1
1 1 1
§able de vérité de la porte OU

˜' pr ssion
ogiqu d
a port OG st i

ustré ci-d ssous ˜ symbo
"+" désign

'opération OG, décrit par
a tab
d vérité ci-d ssus

˜' pr ssion ci-d ssus signifi qu
a sorti X st éga
à
'opération OG d s d u sorti s A t
B
 5)c Porte logique NON-OU

Dans un  mp
précéd nt, nous avons pu constat r qu
a port NON-ET ff ctu

'opération inv rs d
a port ET D'un façon s mb
ab
,
a port NON-OG (NOR n
ang
ais) ff ctu
'opération inv rs d
a port OG En d'autr s t rm s, un niv au HAGT st
obt nu uniqu m nt
orsqu tout s
s ntré s sont au niv au BAS ˜a sorti st au niv au
HAGT pour tout s
s autr s combinaisons ˜ s symbo
s d
a port NON-OG sont i

ustrés
ci-d ssous

Figure 13 : Symboles de la porte NON-OU

Pour mi u compr ndr
fonctionn m nt d
a port NON-OG, obs rv z
a tab
d vérité

ci-d ssous

# c # c%

 c&
0 0 1
0 1 0
1 0 0
1 1 0

§able de vérité de la porte NON-OU

˜' pr ssion
ogiqu d
a port NON-OG st i

ustré ci-d ssous

C tt équation signifi qu
a sorti X st éga
au résu
tat inv rsé d
'opération OG d A t

B
A prés nt, supposons qu nous d vons travai

r av c un port NON-OG à trois ntré s
Comm nous
'avons constaté précéd mm nt,
a sorti X st au niv au HAGT uniqu m nt

orsqu'i
n'y a qu d s niv au BAS sur
s ntré s R marqu z, à
'aid d s form s d'ond s ci-
d ssous, qu
a sorti X st au niv au HAGT s u
m nt
orsqu
s trois ntré s sont au
niv au bas

Exemple d'application

6)c Porte logique OU Exclusif

˜a port OG Ec
usif (abrégé par "OGX" ou "XOR" n ang
ais) st à
'état HAGT

uniqu m nt
orsqu
s ntré s A t B sont à un niv au différ nt ˜ symbo
d c tt port

ogiqu st i

ustré ci-d ssous

Figure 14 : Symboles de la porte OU Exclusif

Si nous app
iquons d u niv au HAGT au ntré s ou d u niv au BAS,
a sorti s ra au
niv au BAS, car
s d u ntré s doiv nt avoir un niv au différ nt pour qu
a sorti soit au
niv au HAGT, comm
' prim
a tab
d vérité ci-d ssous
# c # c%

 c&
0 0 0
0 1 1
1 0 1
1 1 0
§able de vérité de la porte OU Exclusif

˜a port OG Ec
usif st obt nu n combinant d s port s d bas , OG, ET, t
'inv rs ur C
typ d port st prés nt dans
'Gnité Arithmétiqu t ˜ogiqu du proc ss ur, t p rm t à

'ordinat ur d' ff ctu r
s opérations mathématiqu s é
ém ntair s, c' st à dir
'addition,
a
soustraction,
a mu
tip
ication t
a division

7)c Porte logique NON-OU Exclusif

˜a port NON-OG Ec
usif st un port OG Ec
usif c
assiqu inv rsé  ˜ résu
tat à
a

sorti st inv rsé n comparaison av c
a port OG Ec
usif c
assiqu  Nous pouvons donc
dir qu
a port NON-OG Ec
usif st au niv au HAGT uniqu m nt
orsqu s s d u ntré s
(A t B) sont à un mêm niv au Dans
cas ou
s ntré s sont d niv au opposés,
a sorti
st au niv au BAS ˜ symbo
d
a port NON-OG Ec
usif st i

ustré ci-d ssous

Figure 15 : Symboles de la porte NON-OU Exclusif

˜a tab
d vérité corr spondant à
a définition donné ci-d ssus st i

ustré ici

# c # c%

 c&
0 0 1
0 1 0
1 0 0
1 1 1
 O c  c !c c  
c

Chaqu port
ogiqu dont i
a été qu stion p
us haut st cont nu dans un circuit intégré
Dans c d rni r, i
y a p
usi urs port s
ogiqu s, cont nu s dans un boîti r noir, comm c
ui
qui st prés nté ci-d ssous

Figure 16 : Exemple de circuit intégré

I
y a bi n nt ndu p
usi urs typ s d circuits intégrés ˜ nombr d c s différ nts typ s st
trêm m nt important, car
s circuits intégrés sont différ nts dans
s port s
ogiqu s qu'i
s
conti nn nt,
typ d
urs transistors, tc
˜ s circuits intégrés sont omniprés nts non s u
m nt dans
s ordinat urs, mais dans tous
s
circuits numériqu s, qu

s qu soi nt
urs app
ications ˜a fabrication du circuit intégré à
été possib
v rs 1950, p u après
'inv ntion du transistor par ] Bard n, W Schock
y t W
Brattain (ci-d ssous), qui ont obt nu
pri Nob
d physiqu suit à c tt inv ntion

Figure 17 : J. Bardeen, W. Schockley et W. Brattain, inventeurs du transistor

˜ transistor st ncor aujourd'hui au cœur d
'é
ctroniqu mod rn  I
st évid nt qu
a
fabrication d circuits intégrés s rait impossib
sans transistors Bi n qu'i
ist un grand
variété d transistor,
'imag ci-d ssous montr un transistor bipo
air à jonction
conv ntionn


Figure 18 : Exemple de transistor

˜ s circuits intégrés sont fabriqués au
as r par d s moy ns trêm m nt précis, p rm ttant
d'intégr r un grand quantité d'é
ém nts à
'intéri ur du boîti r Comm déjà m ntionné, nous
trouvons d s circuits intégrés dans tout s
s app
ications é
ctroniqu s ˜'imag ci-d ssous
i

ustr un  mp
dans
qu
sont uti
isés d s circuits intégrés, t
qu'i
s s prés nt nt dans
un grand nombr d'appar i
s é
ctroniqu s usu
s

Figure i0 : Exemple de circuit digital comprenant des circuits intégrés

1)c Identification des connexions

Pour id ntifi r
a fonction d chaqu "patt " du circuit intégré, nous d vons connaîtr
a façon
uti
isé pour
a numérotation d c s mêm s "patt s" En obs rvant
circuit intégré, nous
r marquons qu
'un d s trémité st marqué par un ncoch d
a form d'un d mi-
c rc
 Nous n avons impérativ m nt b soin pour id ntifi r
s conn ions du circuit En
 ff t,
a broch 1 s trouv toujours immédiat m nt à gauch d c tt ntai

 Parfois, un
point gravé dans
boîti r du circuit intégré désign
a broch 1, mais c
ui-ci n' st pas
toujours prés nt, car i
n' st pas indisp nsab
 ˜ s autr s broch s s'id ntifi nt av c
a
méthod qu désign
schéma suivant

Figure i1 : Méthode utilisée pour identifier les connexions du circuit intégré

˜ circuit ci-d ssus pris comm  mp
compr nd 16 conn ions I
ist bi n sur d s
circuits intégrés qui prés nt nt p
us ou moins d broch s C
a n'a pas d'importanc pour

'id ntification d s broch s, car
a méthod uti
isé r st
a mêm 
Comm m ntionné p
us haut, nous d vons connaîtr
a numérotation d s broch s pour
pouvoir conn ct r corr ct m nt
s port s
ogiqu s ˜'  mp
ci-d ssous r prés nt un
circuit intégré compr nant 4 port s NON-ET à d u ntré s Av c
numéro d s broch s,
nous pouvons savoir où s trouv nt
s ntré s t
s sorti s C
a nous p rm t donc d
réa
is r
circuit numériqu désiré

Figure ii : ircuit contenant des portes NON-E§

^ous r marqu r z sans dout qu
s broch s 7 t 14 n sont aff cté s ni à d s ntré s, ni à
d s sorti s C s broch s sont prés nt s pour r c voir
'a
im ntation ˜a mass s conn ct sur

a broch 7 t
p
us d
'a
im ntation s conn ct sur
a broch 14 C
a st c
air m nt
désigné sur
s f ui

s d donné s fourni s av c
circuit intégré A prés nt, pr nons un autr
 mp
d circuit intégré Dans
schéma ci-d ssous, nous constatons qu
circuit prés nté
conti nt 4 port s NON-OG à d u ntré s Encor un fois,
s broch s 7 t 14 sont uti
isé s
pour y branch r
'a
im ntation du circuit

Figur 23 : ircuit intégré contenant 4 portes NON-OU à deux entrées

i)c ircuit vérificateur de portes logiques

˜'  mp
ci-d ssus st un circuit très simp
, s rvant à t st r n'import qu

port à d u
ntré s Dans notr  mp
nous avons pris un port ET Nous uti
isons un a
im ntation à
courant continu qu nous avons fié à 12 ^o
ts ˜ s d u résistanc s s rv nt à
imit r

courant d s ntré s d
a port afin d n pas ndommag r c

-ci ˜orsqu
commutat ur
st ouv rt un niv au BAS st app
iqué à
' ntré conc rné  ˜orsqu'i
st f rmé, i
s'agit d'un
niv au HAGT Si
a port fonctionn corr ct m nt,
a diod ˜ED s'a

um si
s d u ntré s
sont au niv au HAGT Si
'un d s ntré s st au niv au BAS,
a diod ˜ED d m ur
inactiv  C circuit simp
p rm t d vérifi r
'état d fonctionn m nt d'un port  I
arriv
fréqu mm nt qu'un port soit ndommagé à
a suit d'un échauff m nt trop pro
ongé
provoqué par
f r à soud r sur
circuit intégré Enfin, i
montr d qu
façon un port
ff ctuant un opération binair p ut êtr intégré à un circuit qu
conqu 
 Figure i4 : ircuit de test des portes logiques

3)c etard de propagation

Contrair m nt à c qui paraît, un opération
ogiqu n' st pas instantané  E

néc ssit un
c rtain t mps, app
é "r tard d propagation" En d'autr s t rm s,
r tard d propagation st

'int rva

d t mps ntr
'apparition d'un transition à
' ntré t
'apparition du résu
tat
corr spondant à
a sorti d
a port  P
us
r tard d propagation st court, p
us
a port

ogiqu dont i
st qu stion st rapid  C
a st variab
s
on
typ du circuit intégré uti
isé
˜'imag ci-d ssous montr un  mp
d r tard d propagation pour un inv rs ur

Figure i5 : Exemple de retard de propagation

 c ÿ! cc c !cc

˜ s différ nt s étap s du d sign d'un circuit intégré sont :

1)c onception du schéma

Création d'un schéma av c
'outi
d schéma du
ogici
Cad nc 

i)c Simulations et optimisations

Paramétrag s d s composants, afin d p rm ttr
ur optimisation Simu
ation d s paramètr s

d mandés au cahi r d s charg s C' st
'étap
a p
us
ongu , car
'optimisation d'un circuit
néc ssit d fair d nombr us s simu
ations qui amèn nt à modifi r
schéma, voir à

'abandonn r pour r partir sur un topo
ogi comp
èt m nt différ nt 

3)c éalisation du masque

Gn fois
a simu
ation du schéma satisfaisant , on d ssin
s masqu s qui corr spond nt au
différ nt s couch s d
a puc (transistors, résistanc s, couch s d méta
d'int rconn ion) :
c' st
'étap d
ayout
˜
ayout t rminé, i
faut a
ors
simu
r, afin d vérifi r si nous r trouvons bi n
s mêm s
résu
tats qu dans
a simu
ation du schéma

En ff t,
a simu
ation du
ayout pr nd n compt
s composants parasit s t
s qu
s

capacités t
s résistanc s induit s par
s
ign s En cas d différ nc av c
s simu
ations du
schéma, i
faut modifi r
masqu t itér r jusqu'à obt nir
s p rformanc s spécifié s

Oc 
 
c c cc

˜évo
ution d s t chniqu s d conc ption t d fabrication d s circuits intégrés p rm t

aujourdhui d réa
is r d s systèm s intégrés d grand comp
ité Div rs s a
t rnativ s
darchit ctur s basés sur d s compromis ntr
ogiqu « câb
é » t
ogiqu «programmé »
p rm tt nt d trouv r un équi
ibr ntr
s contraint s d fficacité t d f
ibi
ité : pour un
mêm archit ctur , c st

ogici
mbarqué (ou nfoui, ou «Emb dd d ») qui p rm t t
(p rm ttra d p
us n p
us) d p rsonna
is r t dadapt r
circuit à un app
ication ˜
conc pt ur d'Asdics a "manipu
é" d s transistors t d s bib
iothèqu s d c

u
s p ndant
s
anné s 80, d s b
ocs fonctionn
s p ndant
s anné s 90 ; i
ass mb
déjà, t i
ass mb
ra d
p
us n p
us d s composants virtu
s comp
 s (qui
configur ra par programmation)
p ndant
a prochain déc nni  D u t chniqu s d réa
isation d s systèm s é
ctroniqu s s
dégag nt aujourdhui:
c matéri
standard : réa
isations basé s sur d s composants programmab
s au niv au
matéri
(FPGA) ou
ogici
(proc ss urs) C tt t chniqu soup
st adapté à
a
fabrication d prototyp s ou d p tit s/moy nn s séri s, t st acc ssib
à un grand
nombr duti
isat urs Gn circuit FPGA p rm t aujourdhui dintégr r p
usi urs
c ntain s d mi

i rs d port s
ogiqu s, n intégrant pour c rtains d s co urs d
proc ss urs (cab
és ou synthétisés), qu
uti
isat ur p ut configur r
c matéri
spécifiqu : réa
isations basé s sur
a conc ption d systèm s sur puc (SOC)
spécifiqu s, n uti
isant d s composants virtu
s (IP) C tt t chniqu p rm t dobt nir

s m i

ur s p rformanc s t chniqu s (vit ss , puissanc , surfac ), mais compt t nu
d s coûts (moy ns humains,
ogici
s, coûts d s prototyp s, tc)

st rés rvé à d s
fabrications n grand s séri s