Scribd
Importer
39 vues2 pages

TD0: Initiation À La Conception Matérielle Par Schéma Travail Demandé

Transféré par

Ahmed Ganouni
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd
39 vues2 pages

TD0: Initiation À La Conception Matérielle Par Schéma Travail Demandé

Transféré par

Ahmed Ganouni
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd

Conception des Processeur FST 2020/2021

TD0 : Initiation à la conception matérielle par schéma

Travail Demandé:

1/ nous proposons de concevoir un banc de registres de 4 bits constitué de 4


registres à chargement parallèle / sortie parallèle de la donnée, ces registres
sont notés $0, $1, $2 et $3. Chaque registre manipule une donnée D de taille 4
bits. Chaque registre admet une entrée de commande C qui dépond d’une
entrée de validation d’écriture WR et une entrée de sélection générée par un
décodeur 2 vers 4 ayant comme entrée RD et 4 sorties I0…I3. Ce banc inclut
aussi deux multiplexeurs 4 vers 1 chacun ait une entrée de sélection RL et qui
lit le contenu du registre pour le générer à la sortie vers une UAL à 4 bits.
Utiliser les symboles suivants pour la conception de ce Banc de registres.

2/ Concevoir schématiquement un banc de registres qui manipule une donnée


D de taille 32 bits

3/ Concevoir schématiquement une UAL élémentaire à 1 bit qui obeit à la table


de vérité suivante

INV C0 S_select S
X X 00 A and B
X X 01 A OR B
0 0 10 A plus B
1 1 10 A moins B
X X 11 E3 (variable)
Utiliser des portes logiques, deux multiplexeurs et un additionneur complet à 1
bit

Dr Dhafer Mezghani Page 1


Conception des Processeur FST 2020/2021

4/ nous posons le schéma bloc d’une UAL élémentaire donnée par la figure ci-
contre

Concevoir schématiquement une UAL à 4 bits à partir d’une une UAL à 1 bit

5/ Proposer une conception schématique d’une UAL à 32 bits

Dr Dhafer Mezghani Page 2

Vous aimerez peut-être aussi