Introduction :
Il y a quelques années la réalisation d’un montage en électronique numérique impliquait l’utilisation d’un nombre
important de circuits logiques. Ceci avait pour conséquences un prix de revient élevé, une mise en œuvre complexe et
un circuit imprimé de taille importante.
Exemple 1 : ̅ 𝟏 𝑬𝟐 𝑬
𝑺𝟏 = 𝑬 ̅ 𝟑 + 𝑬𝟏 𝑬
̅ 𝟐 𝑬𝟑
Pour diminuer les coûts de fabrication, de développement et de maintenance, les fabricants de circuits intégrés ont
donné naissance aux Circuits Logique Programmable ou encore P.L.D. « Programmable Logic Device ».
Classification des circuits numériques :
CPLD : Complex Programmable Logic Device
FPGA : Field Programmable Gate array.
ASIC : Application specific Integrated Circuit
pré caractérisés = cellules standards
pré diffusés = il reste à déposer les interconnexions)
Structure de base d’un PLD
La programmation s’effectue par destruction de fusible « un fusible détruit équivaut à un circuit ouvert ».
I1 et I2 représentent des entrées « I:Input ».
O représente une sortie « O: Output ».
Structure simplifiée d’un PLD « 2 Entrées / 1 Sortie »
1
La symbolisation et la représentation :
La représentation schématique de la précédente structure demande beaucoup d'espace pour représenter un P.L.D.
en entier. Les industriels ont adopté une autre représentation.
Les croix représentent les fusibles intacts.
Porte ET à 3 entrées. Représentation P.L.D.
Représentation de la structure interne d’un P.L.D
Représentation de la structure
interne d’un P.L.D.
Exemple 2 : Représentation d'un Ou Exclusif.
Cette équation se représente de la façon suivante :
Les différentes familles de PLD
Il existe plusieurs familles de PLD qui sont différenciées par leur structure interne.
TYPE Nombre de portes intégrées Matrice ET Matrice OU Effaçable
PROM 2 000 à 500 000 Fixe Programmable Non
PAL 10 à 100 Programmable Fixe Non
GAL 10 à 100 Programmable Fixe Electriquement
EPLD 100 à 3000 Programmable Fixe Aux U-V
FPLA 2000 à 3000 Programmable Programmable Electriquement
I. LES PALs « Programmable Array Logic ».
Ce sont les premiers circuits programmables à être utilisés pour réaliser des fonctions logiques. Le constructeur
AMD a développé ce type de circuit il y a près de 20 ans. Ils possèdent des matrices «ET» programmables et des
matrices «OU» fixes. La fusion des fusibles est obtenue en appliquant à leurs bornes une tension de 11,5 V pendant 10 à
50 µS (leur tension de fonctionnement est environ de 5V). Cette opération est bien sûr effectuée en utilisant un
programmateur adapté.
D'un point de vue fonctionnel un P.A.L. est
constitué d'une zone d'entrée de fusibles ou matrice
de programmation et une structure de sortie non
programmable déterminant le type de circuit.
2
I.1. Symbolisation normalisée :
I.2. Référence des PALs :
Codes Structure de sortie
L Combinatoire active bas
H Combinatoire active haut
C Combinatoire complémentaire
R Registre synchrone (D)
RA Registre asynchrone
X Registre et OU exclusif
V Versatile
I.3. Les structures de sorties :
On distinguer trois types de structures de base :
Combinatoire.
Séquentielle.
Versatile.
I.3.1. Combinatoire :
Il existe trois types :
L --> « Low » Porte ET suivit d'une Porte NON OU. Sortie active à l’état bas.
H --> « High » Porte ET suivit d'une Porte OU. Sortie active à l'état haut.
C --> « Combinée » programmable en type H ou L.
Sortie active à l’état bas
Sortie active à l’état haut Sortie programmable en type H ou L
Exemple 3 : PAL 16L8.
Ce type de circuit est uniquement constitué de logique combinatoire. Il possède 20 broches
10 broches configurables uniquement en entrée.
2 broches configurables uniquement en sortie.
6 broches configurables en entrée et en sortie.
2 broches d’alimentation.
3
Brochage du PAL 16L8
Configuration partielle interne du PAL 16L8
I.3.2. Séquentielle :
Il existe trois types :
R --> « Register »: Registre.
X --> « Register Or Exclusif ».
RA --> « Register Asynchron »: Registre asynchrone.
a) R --> « Register » : Registre
Ces circuits sont composés de bascule D. Les sorties des bascules sont de type trois états contrôlées
par un signal de validation Enable ou OE, et une horloge «clock» est commune à toutes les bascules.
b) X --> « Register Or Exclusif » : Ou Exclusif et Registre.
4
c) RA --> « Register Asynchron » : Registre asynchrone
Exemple 4 : PAL 16R8.
Ce type de circuit est constitué de logique combinatoire et séquentielle. Il possède 20 broches :
8 broches configurables uniquement en entrée.
1 broche d’entrée d’horloge de l’ensemble des 6 bascules D
1 broche de validation des 6 sorties « output enable »
8 broches configurables en sortie et pouvant être réinjecter en entrée
2 broches d’alimentation
Brochage du PAL 16R8
I.3.3. Les Versatiles :
Ce type de structure représente les P.A.L. les plus évoluées, car les structures de sorties dite
versatile proposent quatre configurations possibles, suivant les valeurs de S0 et S1.
S1 S0 Configuration des sorties
0 0 Registre, actif bas
0 1 Registre, actif haut
1 0 Combinatoire, actif bas
1 1 Combinatoire, actif haut
