Scribd
Importer
222 vues3 pages

De Multiplixseur

Le démultiplexeur reçoit un signal d'entrée et des signaux de contrôle et achemine le signal d'entrée vers l'une de ses sorties en fonction des signaux de contrôle. Le document décrit le fonctionnement d'un démultiplexeur 1 vers 8 avec un exemple de circuit intégré et inclut des figures, une table de vérité et du code VHDL pour la modélisation du démultiplexeur.

Transféré par

lange681
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
222 vues3 pages

De Multiplixseur

Le démultiplexeur reçoit un signal d'entrée et des signaux de contrôle et achemine le signal d'entrée vers l'une de ses sorties en fonction des signaux de contrôle. Le document décrit le fonctionnement d'un démultiplexeur 1 vers 8 avec un exemple de circuit intégré et inclut des figures, une table de vérité et du code VHDL pour la modélisation du démultiplexeur.

Transféré par

lange681
Copyright
© © All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

Démultiplexeur

Le démultiplexeur fonctionne de façon inverse à


celle du multiplexeur. Le démultiplexeur reçoit n signaux
de contrôle et une entrée à acheminer vers l’une des 2n
sorties possibles. Les autres sorties donnent alors la
constante 0.

Y0
Y1
Y2
Y3
E Y4
Y5
Y6
Y7

A0 A1 A2

Figure 1 : Démultiplexeur 1x8 (CI : 74HC138).

Exemple CI : 74HC138.

La figure suivante montre le circuit interne d’un


démultiplexeur 1 vers 2 avec des composants logiques de base.

Y
B

Figure 2 : DEMux 1 vers 2.

1
Décodeur 2 to 4

Y0

Y1
E0
Y2
E1
Y3

Table de vérité

E1 E0 Y3 Y2 Y1 Y0

0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0

Programmation VHDL
« [Link] »

library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity demux is
port(
e: in STD_LOGIC;
s: in STD_LOGIC_vector(1 downto 0);
a,b,c,d: out STD_LOGIC);
end ;
architecture bhv of demux is
begin
process (s) is
begin
if (s="00") then
a <= e;
elsif (s="01") then
b <= e;
elsif (s="10") then
c <= e;
else
d <= e;
end if;
end process;
end bhv;

2
Circuit logique : RTL Viewer

Chronogramme : Simulation Waveform Editor

Vous aimerez peut-être aussi