Faculté des sciences de Tunis

Conception des Circuits Intégrés

Numériques en technologie CMOS

A.U. 2019-2020
 Plan du cours

▪ Portes logiques CMOS en conception Full

Custom
• Flots de conception
• Techniques D’optimisation
• Circuits séquentiels CMOS
• Mémoires CMOS

2
Définition d’une porte logique en
conception Full Custom

3
 Définition d’une porte logique en
conception Full Custom
A partir des portes simples en technologie CMOS , toute fonction logique
peut être réalisée à l'aide de portes NAND ou bien NOR ou bien d‘Inverseurs.

Pour réaliser cette fonction, il faut 4 + 2 + 4+2 = 12 transistors

Néanmoins, le nombre de transistors nécessaires n'est pas minimal donnant ainsi un circuit non optimisé en surface
4
 Techniques d’optimisations
 Deux solutions sont possibles :
1. Réécrire la fonction en utilisant les lois de De Morgan

La première méthode est souvent coûteuse en transistors (à

cause des entrées complémentées).

2. Réaliser la fonction complémentée et rajouter un inverseur

La deuxième rajoute seulement 2 transistors pour l’inverseur

final.
5
 Techniques d’optimisations
 La deuxième solution permet de minimiser le nombre de
transistors; toute porte logique complexe CMOS doit
être vue comme un assemblage de portes élémentaires
OR (+) et AND (.) qui doit être impérativement
complémenté en final (la dernière opération est un
inverseur)

Pour réaliser cette fonction, il faut 8 transistors

6
7
Exemples

8
 Définition d’une porte logique en
conception Full Custom
 Porte CMOS = Assemblage de portes élémentaires OR (+) et AND (.)
complémenté en final
 Toute porte complexe est composée de 2 réseaux de transistors NMOS et
PMOS ayant les propriétés suivantes
 Réseau PMOS: On l’appelle PUN (Pull Up Network). Ce réseau permet à la
sortie d’atteindre la valeur de VDD, pour créer un « 1 » logique.
 Réseau NMOS: On l’appelle PDN (Pull Down Network). Ce réseau permet à
la sortie d’atteindre la valeur de GND, pour créer un « 0 » logique.

9
 Définition d’une porte logique en
conception Full Custom
Pour construire une fonction quelconque, on suit les
procédures suivantes:
○ S’assurer que la fonction est inversante (le tout est NOT)

Construire le PDN
❖ Si on a un « + », les transistors sont en parallèle
❖ Si on a un « • », les transistors sont en série
Construire le PUN
❖ Si on a un « + », les transistors sont en Séries
❖ Si on a un « • », les transistors sont en parallèle

.
10
 Etapes de Conception CMOS
Full Custom :
 Etape 1 : Description structurelle ou Saisie du schéma
électrique
✓ Obtention du réseau de transistors NMOS
✓ Déduction du réseau de transistors PMOS
 Etape 2 : Transformation du schéma électrique en Schéma
symbolique
✓ Optimisation du placement des transistors
✓ Minimisation des connexions entre les transistors
 Etape 3 : Dessin du Layout à partir du schéma symbolique
✓ Réalisation du layout des transistors
✓ Réalisation des interconnexions métalliques
11
 Saisie du schéma électrique

 Etape 1 : Création du réseau de transistors NMOS

A partir de l’expression logique de la fonction, on
construit en premier lieu le réseau de transistors N
Les NMOS ont pour entrées a,b,c,d,e et sont
passants si leurs entrées sont à 1
Le réseau N tire la sortie à 0 donc réalise la
fonction S = 0

Comment réaliser les fonctions élémentaires

ET (.) et OU (+) ?
12
 Etapes de Conception
 2 cas possibles dans l’équation S = (A.B) + (C.(D+E)) :
➢ Ou logique : Réalise S = 0 si au moins une des 2 entrées est égale à 1
➢ Et logique : Réalise S = 0 si les 2 entrées sont égales à 1

13
 Etape 1 : Création du réseau de
transistors NMOS
 OU : Transistors en parallèle
 ET : Transistors en série

14
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode : Croiser les règles
On peut utiliser cette méthode car le fonctionnement des
transistors NMOS et PMOS est totalement opposé et
Complémentaire

15
 Etape 1b : Déduction du réseau de
transistors PMOS
 OU : Transistors en série
 ET : Transistors en parallèle

16
Déduction du Circuit

17
 Etapes de Conception CMOS
Full Custom :
 Etape 1 : Description structurelle ou Saisie du schéma
électrique
✓ Obtention du réseau de transistors NMOS
✓ Déduction du réseau de transistors PMOS
 Etape 2 : Transformation du schéma électrique en Schéma
symbolique
✓ Optimisation du placement des transistors
✓ Minimisation des connexions entre les transistors
 Etape 3 : Dessin du Layout à partir du schéma symbolique
✓ Réalisation du layout des transistors
✓ Réalisation des interconnexions métalliques
18
Etape 1b : Construire le graphe dual du
réseau de transistors NMOS
 Méthode 2 : Tracé du graphe dual du réseau de transistors NMOS
 Définition du graphe du réseau de transistors NMOS :

19
 Etape 1b : Déduction du réseau de
transistors PMOS
Tracé du graphe dual du réseau de transistors NMOS
Définition du graphe du réseau de transistors NMOS :

20
 Etape 1b : Déduction du réseau de
transistors PMOS
Méthode 2 : Tracé du graphe dual du réseau de transistors NMOS
 Définition du graphe du réseau de transistors NMOS :
Bilan : 4 sommets

21
 Etape 1b : Déduction du réseau de
transistors PMOS
Méthode 2 : Tracé du graphe dual du réseau de transistors
NMOS
Définition du graphe du réseau de transistors NMOS : Bilan : 4 sommets et 5 arcs

Rq: On peut permuter les arcs d et e (on verra plus tard pourquoi)
22
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de
transistors NMOS
A partir du graphe du réseau NMOS, on déduit le graphe
du réseau PMOS en respectant les propriétés suivantes :

23
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de transistors
NMOS
A partir du graphe du réseau NMOS, on déduit le graphe du
réseau PMOS en respectant les propriétés suivantes :

24
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de
transistors NMOS
A partir du graphe du réseau NMOS, on déduit le graphe
du réseau PMOS en respectant les propriétés suivantes :

Rq: On peut permuter S et Vdd (on verra plus tard pourquoi)

25
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de transistors NMOS
A partir du graphe du réseau PMOS, on peut donc tracer le schéma
électrique du réseau de transistors PMOS

P3

P4

26
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de
transistors NMOS
Que se passe t’il si on permute les arcs d et e (transistors
en parallèle) lors de la construction du réseau NMOS ?

permutation des arcs d et e 27

 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de
transistors NMOS

28
 Etape 1b : Déduction du réseau de
transistors PMOS
 Méthode 2 : Tracé du graphe dual du réseau de transistors
PMOS

Une permutation de 2 NMOS en parallèle entraîne une permutation de 2 PMOS en série

29
 Etape 1b : Déduction du réseau de
transistors PMOS
 Que se passe t’il si on permute les sommets externes
lors de la construction du réseau PMOS

Permutation de S et Vdd
30
Etape 1b : Déduction du réseau de
transistors PMOS

31
 Etape 1b : Déduction du réseau de
transistors PMOS

Permutation de S et Vdd entraine une permutation des branches en série

32
 Etape 1b : Déduction du réseau de
transistors PMOS
 Quelle que soit la méthode employée, on trouve toujours
le même réseau de transistors PMOS (aux permutations
près)

Le schéma final est obtenu en associant les 2 réseaux de transistors NMOS et PMOS
33
Fin de Saisie du schéma électrique

34
 Etapes de Conception CMOS
Full Custom :
 Etape 1 : Description structurelle ou Saisie du schéma
électrique
✓ Obtention du réseau de transistors NMOS
✓ Déduction du réseau de transistors PMOS
 Etape 2 : Transformation du schéma électrique en Schéma
symbolique
✓ Optimisation du placement des transistors
✓ Minimisation des connexions entre les transistors
 Etape 3 : Dessin du Layout à partir du schéma symbolique
✓ Réalisation du layout des transistors
✓ Réalisation des interconnexions métalliques
35
 la représentation symbolique

Les concepteurs utilisent la vue de dessus pour dessiner les masques

technologiques de fabrication. On distingue 2 paramètres géométriques du
transistor : la largeur W et la longueur L
36
 la représentation symbolique
 Dans un design, un transistor est basiquement représenté sous la
forme d’une intersection d’une zone de diffusion (source et drain)
et d’une zone de polysilicium (grille)

C’est l’organisation spatiale de ces diffusions et de ces grilles qui

va nous permettre de déterminer la représentation symbolique de la
fonction logique
37
 la représentation symbolique

 La transformation du schéma électrique en représentation symbolique a

pour objectif d’optimiser la surface du circuit final en optimisant le
placement des transistors et en minimisant leurs interconnexions

Aligner les diffusions

➢ Favoriser les transistors en série afin de créer une diffusion unique.
➢ Minimiser les coudes et les contacts au niveau des diffusions.
38
 la représentation symbolique

Aligner les grilles

 Favoriser les transistors dont les grilles sont connectées aux mêmes entrées
 Minimiser les coudes et les contacts au niveau des grilles

39
 Vers la représentation symbolique

 La représentation symbolique d’un circuit est une

représentation intermédiaire entre le schéma électrique et le
layout.
 La représentation symbolique d’un circuit est en réalité une
vue différente du schéma électrique.
 La représentation symbolique d’un circuit est obtenu en
modifiant l’organisation spatiale des transistors et de leurs
interconnexions.
 La représentation symbolique permet d’obtenir un layout
optimisé du circuit en ignorant toute considération
technologique de fabrication
40
 Vers la représentation symbolique:
Méthode d'alignement des diffusions et des grilles
L’obtention de la représentation symbolique
nécessite 3 étapes principales
 Etape1 - Trouver les chemins de chaque
réseau passant une seule fois par tous les
transistors
Ex : ACEDB pour P et CABDE pour N
➢ Suivant la complexité du circuit, il peut
exister un grand nombre de chemins
différents .
➢ Trouver ces chemins revient à
rechercher dans le circuit les transistors
mis en série afin de pouvoir aligner les
diffusions.

41
 Vers la représentation symbolique:
Méthode d'alignement des diffusions et des grilles

 Etape 2 - Trouver 1 chemin parcourant

les transistors dans le même ordre
dans chaque réseau : BACED
➢ Trouver ce chemin va permettre de
mettre en correspondance les
transistors NMOS et PMOS afin de
pouvoir aligner les grilles
➢ Ce chemin est appelé chemin d’Euler
Rq: Si on ne trouve pas de chemin
d’Euler, il faut décomposer le
problème en sous problèmes et réitérer
le processus en permutant les arc
42
Vers la représentation symbolique: Construction du
schéma symbolique à partir du chemin
d'Euler : baced
1 - Alignement des diffusions P
(revient à mettre en série les PMOS)
2 - Alignement des diffusions N
(revient à mettre en série les NMOS)
3 - Alignement des grilles en fonction
du chemin d’Euler (revient à
« paralléliser » un PMOS et un NMOS)
4 - Connexions métalliques à Vdd
5 - Connexions métalliques à Vss
6 - Connexions métalliques à S

43
 +vdd

GND
b a c e d
44
 Etapes de Conception CMOS
Full Custom :
 Etape 1 : Description structurelle ou Saisie du schéma
électrique
✓ Obtention du réseau de transistors NMOS
✓ Déduction du réseau de transistors PMOS
 Etape 2 : Transformation du schéma électrique en Schéma
symbolique
✓ Optimisation du placement des transistors
✓ Minimisation des connexions entre les transistors
 Etape 3 : Dessin du Layout à partir du schéma symbolique
✓ Réalisation du layout des transistors
✓ Réalisation des interconnexions métalliques
45
Réalisation du layout des transistors

46
47
48
49
Inverseur CMOS

50
NAND2

51
NOR

52
Déduction de circuit à partir de layout

53
 Déduction de circuit à partir de layout
Exercice1
Correction Exercice1
Exercice2
Correction Exercice2
Exercice3
Correction Exercice3
Exercice 4
Exercice5

62
Exercice6
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90